

高並列推論エンジン実験環境 P I E E E

— 全体構成 —

4P-3

小池汎平, 山内 宗, 野田 浩, 田中英彦
(東大 工学部)

1. はじめに

高並列推論エンジン P I E [1] は、ゴール書き換えモデルに基き、論理型言語を高並列に実行する。現在我々は、複数台の推論ユニットを自動負荷分散ネットワークで結合した P I E の並列処理向け実験環境 P I E E E (Parallel Inference Engine Experimental Environment) [2] の製作を進めている。P I E E E は、ハードウェアによる並列処理の評価をはじめ、これまでに提案してきた種々の高速化技法の実験、システムプログラムの作成等の実用化システムに向けての検討など、広い範囲の実験に用いる予定である。このため P I E E E は柔軟性を重視した設計を行なった。

P I E E E は、基本的には 32bit マイクロ・プロセッサ 68020 (25MHz) とローカル・メモリを構成要素とする高速マルチ・マイクロプロセッサ・システムである。しかし、単なるマルチ・マイクロプロセッサ・システムではなく、推論処理を支援する専用ハードウェアとして单一化

・縮退等の処理を高速に行なう VECTOR-UNIRED を [3] 、並列処理を支援する専用ハードウェアとして自動的に最適な負荷分散を行なうネットワーク [4] と DMA コントローラを、コプロセッサとして用意し、可能な限りの高速処理を目指している点が P I E E E の特徴である。本稿では、P I E E E の全体構成について報告する。

2. P I E E E の全体構成

P I E E E は、図 1 に示すように、

- ① 推論ユニット
- ② 負荷分散ネットワーク
- ③ 共有メモリネットワーク
- ④ ホスト計算機

から構成されている。

推論ユニットで、ゴールの書き換え等の基本処理が行なわれる。

負荷分散ネットワークを通して推論ユニット間でゴールフレーム (GF) のやりとりが行なわれる。負荷分散ネットワークには、負荷情報をフィードバックし、負荷最少のプロセッサへの経路を自動的に設定する、自動負荷分散機能 [5] が付いたクロスバスイッチを用いている。推論ユニットが自動負荷分散モードの経路設定を指示すると、各推論ユニットがネットワークに送出している負荷情報をもとに、負荷最少のプロセッサへの経路設定を行なう。

共有メモリネットワークは、各推論ユニットが持つ分散共有メモリ間でデータのやりとりを行なうためのネットワークである。共有メモリ用ネットワークも負荷分散ネットワークと同様の 4×4 のクロスバスイッチを用いており、推論ユニットの設定した値により自動的に経路を設定するモードでも動作可能である。

3. 推論ユニットの構成

推論ユニットは、P I E E E の基本処理要素である。推論ユニットは、図 2 に示すように、大きく次のような 4 つの部分に分かれる。

- ① 68020 プロセッサ・システム
- ② ローカルメモリ
- ③ VECTOR-UNIRED




図 1. P I E E E の全体構成

④ DMA コントローラ

68020 により推論ユニット全体の処理が行なわれる。接続される専用ハードウェアの高速処理に見合った処理速度を得るため 68020 には、現在入手できる最高速のクロック周波数25MHz のチップを用いている。

ローカルメモリは 1 台の IU 当り 1M バイトの容量を持ち、アクセスの時間多重とバンク分けにより、VECTOR-UNIRED からの 2 本のバスによるアクセスと、DMAC 又は 68020 からのアクセスが同時に行なわれる 3 ポートメモリである。

VECTOR-UNIRED は、以前に試作した試作单一化プロセッサ UNIRED [6] を、種々の高速実行方式に対応できるように改良し、更にパイプライン処理により高速化したものである [3] 。VECTOR-UNIRED は、

① 単一化

② 通常の縮退

③ ゴール切り分け時の縮退

の 3 つの動作モードを持ち、68020 の指示で処理を行なう。未定義タグの検出等の種々の条件によるハードウェア側から 68020 への割り出し機能を設けるなどして、柔軟性を損わないように留意している。

DMA コントローラは、

① 分散ネットワークを経由して到着した GF の MM への書き込み

② 分散メモリネットワークを経由した推論ユニット間でのデータの転送

を行なう。②の機能により推論ユニットは他の推論ユニットのローカルメモリと自分のローカルメモリの間に、任意の大きさのデータを転送することができるようになっている。この機能により、各推論ユニットは分散型の共有メモリを持つことになり、データの共有、ストリーム AND 並列言語のサポートに用いることができる。

68020 は、コプロセッサ用の通信プロトコルをユーザに公開しており、ユーザは自由に独自のコプロセッサを設計することができる。VECTOR-UNIRED と DMA コントローラは、浮動小数点プロセッサなどと同様、68020 に対してコプロセッサとしてインタフェスされ、これらのコプロセッサが提供する unify, reduce, receiveGF などの拡張命令を 68020 が実行することによって、動作が開始される。このようにすることにより、68020 と専用ハードウェアとの結合が最も密になり、ハードウェアの起動や情報のやりとりにおけるオーバヘッドを最少にすることができる。




図 2. 推論ユニットの構成

以上の機能を持つ推論ユニット 1 台が、1 枚当たり 180 個の IC がのる基板 7 枚に実装されている。

4. おわりに

複数台の推論ユニットを自動負荷分散型ネットワークで結合した、PIE の並列処理向け実験環境 PIEEE の全体構成について述べた。現在、その詳細設計を完了し、製作を進めている。なるべく、早期の稼動を目指したいと考えている。

<参考文献>

- [1] Moto-oka, Tanaka, Aida, Hirata, Maruyama, "The Architecture of A Parallel Inference Engine - PIE - ", Proc. of FGCS'84, pp479-488, 1984.
- [2] 小池, 山内, 田中, "高並列推論エンジン実験環境 PIEEE の概要", 第33回情処全大, 5B-5, 1986.
- [3] 野田, 小池, 山内, 田中, "高並列推論エンジン実験環境 PIEEE - 推論ユニット - ", 第34回情処全大, 4P-4, 1987.
- [4] 山内, 小池, 野田, 田中, "高並列推論エンジン実験環境 PIEEE - 自動負荷分散ネットワーク - ", 第34回情処全大, 4P-5, 1987.
- [5] 坂井, 小池, 田中, 元岡, "動的負荷分散を行う相互結合網の構成", 情処論, Vol. 27, No. 5, 1986.
- [6] Yuhara, Koike, Tanaka, Moto-oka, "A Unify Processor Pilot Machine for PIE", The Logic Programming Conference'84, ICOT, March, 1984.