

7H-1

知的テスト生成システムの構成

中田恒夫, 田中英彦, 元岡達

(東京大学工学部)

1.はじめに

論理装置の規模の増大・複雑化に伴い、質の良いテスト入力の生成は極めて難しい問題となつてゐる。従来から行われている方式の多くは、シミュレーション用データの転用およびランダム・パタンを用いるもので、場合によりATG(Automatic Test Generator)によって生成されたパタンが若干加えられることがある。集積度が高まり数万ゲート以上の素子が1チップに収まる現在、この方式は次の点に問題があると考えられる。

- (1) シミュレーション用データ作成の手間の増大
- (2) ランダム・パタンのパタン数の増大と故障検出率の低下
- (3) ATGの計算量の増大

ここでは、回路の構造記述、機能記述およびテスト用に設計者が与えた記述などに対し、論理/故障シミュレータ、ATG、ランダム・テスタのような各種ツールを適当なアランの下で利用することによって、効率良く良質なテスト入力を生成するシステムを提案しその概要を説明する。

2. テスト生成方式

対象回路は十分な機能分割、階層化がなされたものであるとする。本システムでは、ある機能ブロックに着目してその機能をテストする入力を求めようとする。テスト入力を求める手順は次の2段階に分かれること。

(1) 機能ブロックの入出力値の決定

機能ブロックの機能をテストするためにブロックの入力に加えるべき値とそのときの出力値を算出する。

この値は回路の機能記述から直接生成されることが望ましいが、大規模な機能ブロックでは生成自体難しく故障検出率も低下するため、ここでは比較的パタンを求めやすい基本機能ブロックまで階層レベルを下げ各基本機能ブロックを別々にテストする方式をとる。基本機能ブロックとしては、各種ゲート、フリップフロップ、レジスタ、マルチプレクサ、RAM、ROMなどがあり、これらのチェック法はあらかじめ人手で作成し与えておく。制御入力についてはすべての場合を尽くし、データ入力については特定のパタンあるいはランダム・パタンを加えることで自動的にチェック法を生成することも可能ではあるが、冗長なパタンの圧縮やデータ転送に関わる部分のパタン作成など全自動化が易しくない部分があること、人手で作成できる範囲の量であることから現在のところは人手に頼る。

(2) 環境設定

外部入力に値を設定して(1)で得られた値を実現するとともに機能ブロックの出力を外部出力に伝搬させる。

論理値の伝搬は基本機能ブロック単位で行う。各ブロックは制御入力の値によって動作モードが定められるものとする。外部入力側へ伝搬させる場合、動作モードが簡単なものから順番に制御入力を設定し出力から入力へ伝搬されるかどうかを調べる。外部出力側へ伝搬させる場合もほぼ同様であるが、制御入力の値を伝搬させるとときは動作モードに差異が現れ、かつ双方のモードがなるべく簡単になるように他の制御入力を設定する。

(例) 4ビット同期カウンタ

図1のカウンタにおいて、入力から出力へ値を伝搬させる。なお動作モードは易しい順にクリア、ロード、カウントとなるとする。

▷ Cを伝搬させる場合

クリア・モードでは不可。ロード・モードにならうように制御入力を定める。

▷ CLEARを伝搬させる場合

CLEARの値により、クリアとロードのいずれかのモードをとるように設定する(i.e. LOADをレとする)。データは差異を出すためLLLレ以外の値とする。




図1 4ビット同期カウンタ

3. システムの構成

本システムは図2に示すように、テスト生成およびその品質評価に用いられる各種ツール群とユーザの要求に応じてツールの利用法を決定するコントローラ、回路情報などを収めるデータベース、ユーザとのインターフェースの4つの部分から成る。以下、各部について簡単に述べる。




図2 システムの構成

(1) コントローラ

ユーザからの要求を解析し、解決のために問題をいくつかのサブゴールに分解する機能、回路情報を参照し適切な階層レベルの設定や必要な回路部分を抽出する機能、アルゴリズムやヒューリスティックを選択しサブゴールを解決する機能を有し、エキスパート・システムにより実装される。

(2) データベース

回路の構造記述、機能記述および設計者がテスト用に付した記述などが収められる。

(3) ツール群

テストに必要な種々のルーチンの集まりで次のものが用意される。

▷ 論理/故障シミュレータ

生成されたテスト入力の品質を評価するため用いられる。なお、計算量節約のために故障シミュレータは目標とする機能ブロックの故障のみを対象にできるようにしている。

▷ ATG

一般回路用として機能レベルに拡張されたPODEMを使用する。他に、メモリ・テスタ、PLAテスタなども用意する予定である。

▷ テスタビリティ・アナライザ

Goldsteinの方式によるテスタビリティあるいはランダム・パタン・テスタビリティを求めるルーチンも実装する予定である。

(4) マンマシン・インターフェース

実験システムの段階では実装は行わない。

4. おりわりに

回路に関する種々の情報からテスト用のツール群を使い分けることにより効率良くテスト入力を求めるシステムの概要を述べた。

現在、各種ツールの実装とともにコントローラの実装検討を行っている。