

P I E の A C の 設 計 概 容

2B-2

濱中 直樹＊、 北野 之彦＊＊、 田中 英彦＊、 元岡 達＊

(＊ 東京大学工学部)

＊＊富士通株式会社)

1. はじめに

われわれは、推論ユニット(IU)を構成するアクティビティ・コントローラ(AC)、メモリモジュール(MM)、定義節メモリ(DM)の試作機の設計を進めている。ここでは、その構成について述べる。

2. 各モジュールの機能

AC: 論理型プログラムを実行する際に生成される多数のゴールフレーム間相互の関係を推論木という形で複数のACが保持し、AC相互間、AC-MM間のコマンドの授受によって推論木上のノードの実行状況を制御する[1]。ACは、図1に示すように、推論木をAC内部のノードメモリ内に木構造として保持し、次々と到着するコマンドをその優先順位に従って処理する。処理は、ノードメモリに対する操作と、その操作によって引き起こされる、自、他ACへのコマンドの生成が主で、他に、メモリ管理なども行なう。

MM: UPの生成したゴールフレームを格納し、ACの指示によって再びUPに送出する。

DM: 定義節を格納するメモリで、UPからの要求に応じて定義節をUPへ送出する。

3. 試作の目的

- ① 今までソフトウェアシミュレーションで行なっていたACの処理方法を実装し、正しく動作することを確認する。さらに、この処理方法を再検討し効率化、機能の拡張をはかる。
- ② 昨年度試作したUP[2][3]とAC、MM、DMの試作機を接続して1台のIUを構成して動作させ、ソフトウェアシミュレーションでは得ることが困難であったデータを収集する。
- ③ メモリ管理方法、コマンドやゴールフレームの転送方法、エラー処理などの低レベルの処理についても検討を行なう。
- ④ DMの処理方法の検討を行なう。

4. 試作機の構成

試作機のブロック図を図2に示す。

バスはすべてIEEE796を採用し、市販のボードで十分な部分にはそれを用いることによって開発期間の短縮をはかる。また、効率化などによる処理方法の変更に充分に対応できるように、当座はマイクロプロセッサを使用する。ただし、今後検討が進み次第徐々にマイクロプロセッサを専用ハードウェアに置き換えるように、複数のマイクロプロセッサで機能分担をはかる。

また、UP-MM間のゴールフレーム転送、UP-DM間の定義節の転送はDMAで行ない、転送のオーバヘッドを軽減する。AC内部、AC-MM間のコマンドの転送はデュアルポートメモリ(図2中のDPRAM)を介して行ない、柔軟性を確保する。

各マイクロプロセッサへのプログラムロード、測定したデータの収集・処理などを行なうために、汎用コンピュータをホストに用いる。

具体的なハードウェアとしては、マイクロプロセッサにMC68000、DMAコントローラにMC68450、各RAMモジュールの容量は256K~1MBを予定している。

5. おわりに

以上、IUの試作機の構成について述べた。今後、各モジュールの試作を進めると同時に、試作機上で用いる制御用プログラムを開発してゆく予定である。

<参考文献>

- [1] 後藤 他、“PIEにおけるアクティビティ制御～メタ述語の実現方式”、情報処理学会第28回全国大会 6F-3、1984
- [2] 湯原 他、“PIEの試作单一化プロセッサ～マイクロプログラム”、情報処理学会第28回全国大会 6F-5、1984
- [3] 小池 他、“PIEの試作单一化プロセッサ～システム構成”、情報処理学会第28回全国大会 6F-6、1984





図1 ACの論理的なブロック図

CMD PROC: COMMAND PROCESSOR

NMC : NODE MEMORY CONTROLLER
CMD GEN : COMMAND GENERATOR

図1はCMD NETとCOMMAND NETWORK構成: OA



OAの構造をA-1で示す。主記憶の呼び出し: MM

図2は試作機の構成




図2は試作機の構成

図2は試作機の構成