

LSIパイプラインソータの

2K-3

論理シミュレーション

林 隆史[†] 喜連川 優[†] 伏見 信也[†] 田中 英彦[†] 元岡 達[†]([†] 東京大学 工学部 [†] 東京大学 生産技術研究所)

1. はじめに

現在までに、多くのハードウェアソータが提案され、或いは試作されているが、本LSIパイプラインソータはパイプラインマージソートを行ない、Nヶのレコードを $\log N$ 台のソートエレメントにより $O(N)$ 時間でソートすることが可能である。

前回までに、本ソータのLSI化の手法等について報告してきたが、今回はLSI化における問題点と論理シミュレーションについて報告する。

2. ソータの構成 [1]

本パイプラインマージソータは、Nヶのレコードのソートを行なうものとすると、一次元状に結合された $\log N$ 台のプロセッサと、第i番目のプロセッサに対応する 2^{i-1} レコード分のメモリにより構成される(図1)。




図1. パイプラインマージソータの構成

3. LSIソータのソート能力評価

3.1. 並列バブルソータ[2, 3]との比較

ソータをLSI化する場合、LSI1チップのソート能力が重要な問題となる。ここで大きさの単位としてトランジスタ数を用いて、チップの大きさをS、本ソータに於けるプロセッサの大きさをP、メモリ1bitの大きさをM、レコード長をR(bit)、

ソート能力をNm レコードとすると、

$$S = \log Nm \cdot P + (Nm - 1)M \cdot R$$

からNm が求められる。

これに対し並列バブルソータでは、セルの大きさをC、ソート能力をNb レコードとすると、

$$S = Nb \cdot R \cdot C / 2$$

となる。

ここで、S = 5×10^5 、R = 640(80バイト)、P = 4×10^4 、M = 6、C = 30、として計算すると、Nb = 52、 $\log Nm = 6$ より、Nm = 64となる。更に、S = 5×10^6 とすると、Nb = 520、Nm = 1024となり、VLSI技術の集積度が向上するほど本ソータが有利となる。

3.2. 本ソータに於ける改良

本ソータに於いてはレコードを格納するメモリとして一般のRAMを用いることができるため、プロセッサ部のみをLSIとすることができる。この場合先程の計算では、 $\log Nm = 12$ となり、Nm = 4096となる。

また、本ソータではメモリ管理をポインタを用いて行なっており、ほぼ100%のメモリ効率を実現している。このためメモリ管理用ハードウェア及びマイクロ命令内に占めるメモリ管理部の比率が高くなっている。そこで、メモリ管理方式をポインタ方式からDouble Memory 方式にし、より制御を容易にすることが考えられる。このDouble Memory 方式は2つの入力ストリングに別々のメモリ空間を用意する方式で、メモリ効率は50%となる(図2)。




図2. Double Memory Method

この方式を用いたソータをレジスタトランസファ
レベルで記述し、Pascal を用いてシミュレーション
を行ない検証した。その結果、マイクロ命令のス
テップ数が約 60%に、マイクロの幅も約 60%に縮
小されるためマイクロ命令 ROM は約 40%に縮
小される。他のハードウェアリソースも約 10%減
少し、プロセッサ部全体の大きさは 60~70%に縮
小される。ここで、 $P = 2 \times 10^4$ として計算
すると、 $\log N_m = 17$ より、 $N_m = 1.3 \times 10^5$ となる。

また、本ソータでは内部 RAM に比較レコードの
1本を常に格納しているために、2 clock / cycle
で処理を行なうことが可能となっている。ここで、
3 clock / cycle で処理を行なえば内部 RAM は省
略可能となる。このとき、状態遷移の state 数が大
幅に減少するため、マイクロ命令のステップ数は約
70%に、プロセッサ全体でも約 70%に縮小され
る。ここで、Double Memory 方式を併用して計算
を行なうと、 $P = 2 \times 10^4$ 程度となり、 $\log N_m$
= 25 となる。しかし、実際には、ピン数の制限に
よりプロセッサ台数は 15 度が限界である。

4. ソータの論理シミュレーション

現在ソータの LSI 化はハードウェア記述を終了し、
論理シミュレータを用いてデバッグ及び検証を行な
っている。初期化時の動作状態に於ける TEGAS
5F シミュレータの出力を図 3 に示す。これは比較
器への入力レジスタに対する結果である。ここで、
a は Enable 信号入力、b がクロック入力であり、
c が a 及び b により生成されレジスタ内のフリップ
フロップの入力クロックとなる。また、d は 1 bit
分のフリップフロップの出力、e が d の反転出力を
示している。このような論理シミュレーションでは
分割されたモジュール毎に独立してシミュレーション
を行なえることが非常に重要である。このため L
SI の階層設計段階に於いて各モジュールが互いに
できるだけ独立となるように設計する必要がある。
本ソータも LSI 化のための階層設計段階に於いて、
5ヶの最上位モジュールに分割されている [4]。
このため本ソータは次のような方法でシミュレーション
を行なうことができる。まず最初に、CLKGEN
及び MICRO のシミュレーションによるデバ
グ及び検証を行なう。次に、他の COMPARE
等のモジュールのシミュレーションを CLKGEN、
MICRO と結合させた形で行なう。最後に、全体
でシミュレーションを行ない、検証する。




図 3. シミュレータ出力

5. おわりに

現在、より詳細な論理シミュレーションを行なっ
ておらず、今後、論理シミュレーションを終了したの
ちテストパターンの作成等を行なっていく予定であ
る。

《参考文献》

- [1] 喜連川、伏見、桑原、田中、元岡
「パイプラインマージソータの構成」
信学技報 EC 82-32 1982
- [2] M. Carey, et. al.,
RESST: A VLSI Implementation of
Record-Sorting Stack,
UCB/CSD 82/102, 1982
- [3] G. Miranker, et. al.,
A "Zero-Time" VLSI Sorter,
IBM J. Res. Develop.
Vol.27, No.2, 1983
- [4] 林、喜連川、伏見、田中、元岡
「パイプラインマージソータの構成
= LSI 化に関する一検討 =」
情報処理学会第25回全国大会 4 P -4, 1982