

GRACE におけるソーティングユニットの構成

4G-5

桑原 和宏 喜連川 優 伏見信也 田中英彦 元岡達
(東京大学工学部)

1.はじめに

本ソータはパイプライン化したマージソートのアルゴリズムを用い入力データストリームに遅れることなく $O(N)$ 時間でソートを完了する。⁽¹⁾ レコード数 N に対して 2 way マージをおこなう $\log_2 N$ 台のプロセッサと $\log_2 N$ 台のメモリバンクからソータは構成されプロセッサ間はパイプライン結合されている。(図1参照) またメモリ管理はポインタ方式を採用し 2 byte のポインタを付加した固定長のソートをおこなう。

今回はプロセッサ 1 台を試作したのでそれについて報告する。

2.プロセッサの内部構成


図2にプロセッサの入出力線、図3に制御部を除いたプロセッサの内部構成を示した。主なレジスタ、フラグは次のとおり (() 内は bit 数)

- MAR…メモリに対するアドレスの保持。(16)
- LR… Linked list 作成に使用。(16)
- STPI_i ($i=0, 1, 2$)…ストリング i に対するポインタ。(16)
- CR, MTR…比較するデータの保持。(16)
- TOP…MT Memory 对するアドレスの保持。(16)
- RLC…レコード長管理のカウンタ。(16)
- CTR_i ($i=0, 1$)…ストリング i のレコードのカウント。(16)
- CTRM…ストリング長管理のカウンタ。(16)
- ITOP…キ-長の保持。(8)
- ICTRM…ストリング長の保持。(16)
- IRLC…レコード長の保持。(16)
- IR…入力の一時保持。(8)
- rf, SOI…比較の結果を示すフラグ。
- Read/Write…cycle の状態を示す。
- A/D…昇順、降順の指定。


3.プロセッサの内部制御

3.1 水平マイクロプログラム


プロセッサの内部制御は水平マイクロプログラムによりおこなう。これは今後機能拡張をおこなう。



<図1 ソータの構成>



<図2 プロセッサの入出力線>



<図3 プロセッサの内部構成 (制御部を除く)>

こなにより柔軟なソータを開発することを目的としていることによる。

また水平マイクロプログラムのため制御記憶とメモリバンクにはアクセスタイルムが同程度のものが使える。このことは擇來ソータのLSI化において有利であるといえる。

3.2 マイクロプログラムの順序制御

マイクロプログラムの順序制御はマイクロ命令に next address と branch control のフィールドを設け、next address と branch control で指定した status bits で修飾することによつておこなう。

また制御のパイプライン化ために条件分岐命令でタイミング的に不適切なものについてはマイクロ命令自体を status bits で修飾しておる。(図4 参照)

4. タイミング

本ソータはバイトレベルのバイオペレーションを用いておる。図5に示すように 1 byte の処理はメモリ read, メモリ write の 2 ロックで構成されレコードにつづく 2 byte タイムでポインタの操作をおこなう。

5. プロセッサ間結合

プロセッサ間は 8 bit のデータ線と data valid により結合される。(図1,2 参照) data valid によりプロセッサの内部クロックを止め動作を一時的に停止することができ、入力データストリームの中斷に対して柔軟に対応することができる。

6. 初期化

ソーティングの前に各プロセッサに内蔵レコード長、キー長、ストリング長などの設定をおこなう。この初期設定は各プロセッサに reset をかけたのちソートするデータに先立って各定数を入力データストリームとして流すことでおこなわれる。各プロセッサは定数の設定が終了したのちただちにソートを開始する。

7. かわりに

今回の試作ではアクセスタイルム 150ns のメモリを用いている。クロックの上限は主にメモリのアクセスタイルムで決まり 5~6 MHz となる。2クロックで 1 byte のデータを処理するのでデータの最大転送速度は 2.5~3 Mbyte/sec が期待できる。

また現在はキー・非キー分離をせずレコード長 = キー長 + 2 となっている。この点を含め今後種々の機能拡張を実装する予定である。

参考文献：(1) 伏見他“可変構造多重処理データベースマンにおけるソーティングエニット”情報処理学会第23回全国大会, 4F-7, 1981




図4 順序制御・コンディショナルマイクロ命令




図5 タイミングチャート
R:memory read cycle
W:memory write cycle