

データベースマシン GRACE

= バケット送出機構 =

喜連川優 田中英彦 元岡達
東京大学 工学部

4G-3

1. はじめに

Paula Hawthorn⁽¹⁾によればデータベース処理は定型的操作を中心とする応用だけではなく、Joinが支配的な処理負荷の重い応用も存在し、これに適したデータベースマシンが望まれる。既に開発を行なって来たデータベースマシンは Hash と Sort に基づく処理技法により、Join, Projection 等処理負荷の重い関係代数演算を $O(n)$ (n : メモリページサイズ) 時間で高速処理する事ができ、Join の多い応用に対しても高い性能を示すと考えられる。このマシンを GRACE と名付けたが、今回は、メモリモジュール (M.M.) におけるバケット送出機構を中心に述べる。

2. GRACE抽象アーキテクチャ

GRACE は図1に示される如く、3つの構成要素から成る。処理に際し、SDM からのデータ流は濾過され DSG にステージングされるが、この際、Join, Projection アトリビュートに関してクラスタリングがなされる。その後 DSG はバケットシリアルなデータ流を発生し、DSP はこの流れから適当なバケットを取り込みながら処理を行なうと共に、結果タブフレーに對し、次演算に関する Hash を施し、Hash Id を




Fig.1 Abstract Architecture Of GRACE

Fig.2. Global Architecture Of Data Manipulation Subsystem In GRACE

付加して DSG へ送出する。DSP の処理は Hardware Sorter を用いる事により、 $O(n)$ 時間で完了し、DSG 群からの複数のデータ流にそって DSP 群が処理を進めてゆく。DSG がバケット送出を開始し、結果が他の DSG に生成されるまでを 1 サイクルとし、これが 1 つの関係代数演算子 (Join, Projection, Union) に対応する。このサイクルを繰返す事により問合せ本の処理が行なわれる。実際のマシンアーキテクチャでは図2に示される如く、各構成要素間は現在、リンクバスによって結合することを考えている。以上の如く本マシンではデータ流発生器 (DSG, MM) は単なるステーシング・ベッファではなく主要な役割を果しており、次節でその構成について述べる。

3. メモリモジュールにおけるバケット送出機構

メモリモジュールの役割はプロセッシングモジュール群に対するデータ流の生成にある。MM はタブル入力時 (ディスクからのステージング時及び、プロセッサ群による結果リレーションの生成時) には、その順序がランダムであったものを、出力時点でバケット順に変換する必要がある。

M.M. の記憶媒体としては半導体 RAM、磁気バブル等が考えられる。前者ではディスクキャッシュや電子ディスクに見られる如く大容量化は

着実に進歩しており、そのランダムアクセス性により前述の機能の実現は容易である。一方、後者は前者に比べ容量の点で優れていたが、アクセスタイム、転送レートはかなり劣る。しかし、今後 DC デバイスによる速度の向上、CD デバイスによる容量の一層の増大が期待されている。RAM を用いて MM を構成する事も当然可能であるが、ここでは、磁気バブルの適用性について検討を行なった。

3.1 改良型 M/m バブルチップ

- チップ構成……データベース処理では個々のレコードに対するアクセスタイムよりも寧ろ、レコード集合に対する実効データ

転送レコード"が問題となる。M/mバブルでは不要レコード"を1ビットタイムで読みとばす事が出来、転送レートの向上に有効であるが、容量の増大と共に、その効果が薄くなってしまう。そこでマイナーレープとメイジャーライン間にバッファを設け、次に送出すべきレコード"をバッファリングする事によって転送レートを大きく改善できると考えられる。このバッファはFIFOの場合、マケループ長×マケループ数×2段設ける事により、レコード間ギャップ"をなくせながら、実装上図3に示す如く、バッファーノ"の付加が現実的となる。

● 制御 …… バブルにはその回転石蕊界と同期したMark Bit RAMがブロック対応に付加されており、ここにはタップレガ"入力される時点で当該タップレのバケットId"が書き込まれる。タップレ出力時にはレープ間ゲートを制御し、当該バケットId"のタップル群をマイナーレープからバッファーノ"へ順次移動する。

● 性能 …… 図4にシミュレーションにより求めたチップ"の性能を示す。縦軸はギャップタイムのタップレ転送時間に対する割合、横軸は送出対象レコードの全レコードに対する割合である。マイナーレープ長2048マケループ数64とし、バッファーノ"長をパラメータとした。バッファーノ"長はマイナーレープ長に比べてずっと小さい為、ギャップタイムは大変少なくなる。バッファーノ"は長いとバッファの効果は大きく、マイナーレープとの衝突は少ないが、逆に長いすると再びバッファ内でのギャップ"が大きくなってしまう。図からわかる様に適当な長さのバッファを設ける事により、高い転送レートを確保出来る事が分かる。又バッファとマイナの対応は固定ではなく、少しずらせた方が良い特性の得られる事もわかる。




Fig. 3 Modified Major/minor Bubble Chip Organization




Fig. 4 Overhead Ratio Of Modified Major/minor Bubble Chip With One Buffer Loop

3.2 2バッファーノ"チップ"

図5はバッファーノ"とメイジャーラインの間にもう1つ小さなバッファを設け、更に性能の向上を図ったチップである。オノバッファはマケループ長×マケループ数×2より16とし、マケループ一周分の余裕を持たせた。又この値は物理的大きさの制約にも関係している。オノバッファーノ"はその大きさによる影響は比較的小さく、1/4, 3/32でロードアフターノ"以上で平均1%以下の性能が得られた。今実効ブロック長を128ビットとすると、この値は1レコード当たり1ビット程度のオーバヘッドとなり、略限界特性と考えられる。これは回転をずらせた2つのバッファーノ"を設ける事により、上の場合と比べてマケループとの衝突を大きく減少出来た事及びバッフェの短くなる事でバッファ内ギャップ"を充分小さく出来た事によると考えられる。

3.3 バケット間連続処理

先の測定は最初のバケットに対する値であり、当該タップレはマケループ"に存在すると仮定している。実際には次バケットの処理を重畠させ、当該バケットのデータと衝突しない限りバッファーノ"に取り込む事が出来る。これにより、当該バケットが終了した時に次バケットのデータがバッファ内に充満している事になり、初期オーバヘッドは無視出来、一層性能を向上できる。

4. おわりに

バブルチップ"に僅かな改良を加える事により、必要なレコードだけを殆ど無駄なく連続して取り出せる事が示された。又制御はマーカビットを参照して衝突を判定しゲートの開閉を行なうだけであり、バブルの回転速度では容易に構成出来る。現在1バッファーノ"型のバブルチップ"によるMMの実装を検討中である。

参考文献 (1) P. Hawthorn "The Effect of Target Application on the Design of Data Base Machine" ACH SIGMOD 1981 (2) 喜連川他 信学技報 EC81-35 (3) 喜連川他 情報処理第23回全国大会4F-5, 1981




Fig. 5 Overhead Ratio Of Modified Major/minor Bubble Chip With Two Buffer Loops