

# PIEのハードウェアシミュレータ

2C-2

## ——推論ユニット——

濱中直樹、田中英彦、元岡 達  
(東京大学 工学部)

### 1. はじめに

論理型言語はさまざまに並列性を帯びており、PIEはその並列性を生かして論理型言語を直接実行する。PIEの全体構成を図1に示す。現在、PIEの構成要素である推論ユニット(IU)のハードウェアシミュレータの試作を進めている。本稿ではその全体構成と、内部要素のひとつであるAC(アクティビティコントローラ)について述べる。




Fig. 1 The structure of the PIE


### 2. 推論ユニットの内部構成

IUの内部構成を図2に示す。

- DM(定義節メモリ): 単一化に必要な定義節を高速に検索する。定義節に関してSM(構造メモリ)のバッファ記憶の役割も持つ。
- UP(単一化プロセッサ): 単一化の処理をハードウェアで行なう。
- MM(メモリモジュール): ゴールフレームを格納する。
- AC: プログラムの実行過程を管理する推論木を複数のAC間で保持し、コマンドを相互に授受することで実行過程を制御する。

### 3. ハードウェアシミュレータ

今年度はDM、MM、ACのハードウェアシミュレータを作成し、昨年度試作したUPにDMA機能を加えて接続することによりIUを構成した。昨年度のUPは、TTLを用いた専用プロセッサとして設計したのに対し、今年度の試作は処理方法の詳細検討が目的であるためHD68000のマルチマイクロプロセッサ構成をとり、DM、MM、ACを独立させた。UPと比較的大きなデータ転送を行なうDM、MM部にはHD68450DMAコントロー



- DM : Definition Memory
- UP : Unify Processor
- MM : Memory Module
- AC : Activity Controller
- LFB : Lazy Fetch Buffer

Fig. 2 The structure of the IU

ラヒアドレス変換回路によって32ビット幅のDMA転送を実現した。また、ACは入出力部とコマンド実行部に分けてそれぞれにHD68000を用いた。AC内部および、AC-MM間には高速スタティックRAMを用いてデュアルポートメモリを置いている。

#### 4. アクティビティコントローラ


図3にACの構成を示す。ACにはマイクロプログラム制御計算機を考えているが、PIE上で論理型言語を実行して、推論木を生成、管理するとともにAC間で交換されるコマンドを機械命令とみなして動作する。コマンドには優先度を与え、コマンドの実行は優先度順、同じ優先度のコマンドは到着順に行なう。また、あるコマンドを実行したことによって推論木上のノードの状態が変化した場合、次にどのようなコマンドを発生させるべきか判断してコマンドの生成を行なう機構にはハードウェアのデモンを考えている。ハードウェアシミュレータでは、前述のとおり2台のマイクロプロセッサでACを実現するが、1台はコマンドキューの管理と、コマンド生成機構のシミュレートに、もう1台はコマンド実行部のマイクロプログラムのシミュレートに用いる。当面はIUが1台であるため、コマンドのトラヒックが少なく、処理能力はマイクロプロセッサで充分である。

#### 5. おわりに

PIEの構成要素であるIUのハードウェアシミュレータと、IU内におかれるACの構成について述べた。試作機の製作は終わっており、今後は試作機上でのソフトウェアの制作と改良および、評価を行なう予定である。

#### 参考文献

元岡 他, 「The Architecture of A Parallel Inference Engine—PIE」, Proc. of FGCS '84.



CMD PROC: COMMAND PROCESSOR  
 NMC : NODE MEMORY CONTROLLER  
 CMD GEN : COMMAND GENERATOR  
 CMD NET : COMMAND NETWORK

Fig. 3 The structure of the AC