

PIEの階層的構成についての

2B-5

シミュレーション

丸山 勉、²相田 仁志、¹¹東京大学
高並列推論エンジンPIEの並列度の評価[1]、

アクティビティ制御方式[2]、および構造データの共有方式[3]のシミュレーション結果についてはすでに報告した。また、試作単一化プロセッサの作製、性能評価[4]について報告した。これらの結果に基づき、現在、PIEの階層的構成について検討中である[5]。本稿では、PIEの階層的構成について評価を行なうために作成中であるシミュレータについて述べる。

2. シミュレータの概要

シミュレータはC言語で記述されている。STM ULAにみられる疑似プロセスのコントロール機能をC言語から呼び出すことのできるアセンブラーの関数として実現している。これによりプロセスのコンカレントなシミュレーションを容易に行なうことができる。シミュレーションに用いる計算機のメモリ上の制約により、同時にシミュレートすることができるプロセスの数は最大2000~2500程度である。このため、次の3種類のシミュレータを作成し、PIEの階層的構成について評価を行なうこととした。

① 1 Inference Unit (IU) のシミュレータ

② level-1 システムのシミュレータ

③ level-2 以上のシステムのシミュレータ

①のIUのシミュレーションでは、IU内部の構成、および処理方式についての評価を行なう。

②のlevel-1 システムのシミュレーションでは、①で得たデータを基にして、構造メモリの構成の検討評価、各ネットワークの形状についての検討評価、およびlevel-1 システムの性能評価を行なう。

③のlevel-2 以上のシステムのシミュレーションでは、level-1 システム間のゴールフレームの分配方法について検討評価を行なう予定である。

参考文献
[1] 丸山、相田、元岡、「PIEの階層的構成について」、昭和59年後期全国大会

[2] 丸山、相田、元岡、「アクティビティ制御方式について」、昭和59年後期全国大会

[3] 丸山、相田、「構造データの共有方式について」、昭和59年後期全国大会

[4] 丸山、相田、「PIEの性能評価」、昭和59年後期全国大会

[5] 丸山、相田、「PIEの階層的構成について」、昭和59年後期全国大会

田中伸英彦、¹元岡達也、¹斎藤義之²と齋藤

斎藤のAで、1979年も、斎藤のAで工学部

の組合せで、1979年も、斎藤のAで

3. Inference Unit のシミュレータ

IUについて、現在試作IUの設計を行なって

おり[6]、来年度には構造データの共有を行なう

单一化プロセッサを試作する予定である。IUの

シミュレーションの目的は、IU内の各モジュール

の構成および処理方式について評価検討を行なうこと

である。その中で主なものを以下に示す。

① 構造データを共有したときの单一化／縮退アルゴリズムの検討評価

現在評価を行なっている試作单一化プロセッサは

構造データの共有を行なっていない。そこでシミュ

レーションを通して構造データを共有したときの單

一化／縮退アルゴリズム（主として構造データの

lazy fetch、および構造データの切り分けアルゴリ

ズム）の検討評価を行なう。

② unifier/reducer の台数についての評価検討

今までのところ unifier/reducer の台数がそ

れぞれ一台づつのモデルのみについて検討を行なっ

てきた。しかし、一般に単一化に比べて縮退のほう

が時間がかかるため、unifier/reducer をより効率的に使用するためには、一台のunifier に対して複数台の reducer を用意する、または複数組のuni-

fier/reducer を置くなどの方法が考えられる。

unifier/reducer の台数については、他のモジュー

ルの性能とのバランスを考えて決める必要があるの

で、シミュレーションを通して最適と思われる台数

を決定する。

③ アクティビティ制御方式の評価検討

アクティビティ制御方式については、[2]で簡

単な評価を行なったが、他にも幾つかの制御方式が

考えられる。試作AC (Activity Controller)

[6]における評価とともにシミュレーションによ

る評価によってアクティビティ制御方式についてさ

らに評価検討を行なう予定である。

4. Level-1システムのシミュレーション

level-1システムのシミュレーションの目的は、構造メモリの構成の評価、各ネットワークの形状決定とその評価、およびlevel-1システムの性能評価を行なうことである。以下それらについて述べる。尚、level-1システムのシミュレーションでは、IUのシミュレータをそのままIU部のシミュレータとして用いることはメモリの制約上困難であると考えられるので、IUのシミュレーションデータを基にしてIUのシミュレータを簡略化したものを用いることを考えている。

①構造メモリの構成の検討評価

構造メモリについては、来年度試作を予定しており、構造データの共有方式および構造メモリの構成について現在検討中である[7]。構造データの共有方式によって構造メモリに要求される処理能力が大きく異なるため構造データの共有方式の検討と同時にシミュレーションによってその評価を行ない、構造メモリの試作に必要なデータを得る。

②各ネットワークの構成の評価検討

level-1システムには、以下の3種のネットワークがある。

(1) Distribution Network

(2) Command Network

(3) Lazy Fetch Network

今までのシミュレーション結果により、Distribution Networkは、高スループットを実現するためにオメガ網のような多段ネットワークによって、Command Network、およびLazy Fetch Networkについては低遅延を実現するためにバスによる実現を考えている。シミュレーションにより、これらのネットワークの構成の評価を行なう。

③level-1システムにおけるIU台数

構造データの共有についてのシミュレーションより、level-1システム内のIU台数は16台程度が適当であると考えられる。しかし、この台数は、ネットワークのトラヒック等によって変更すべきであり、シミュレーションによって適当な台数について検討する。

④level-1システムにおける負荷分散

的に見えることがよいと考えられる。シミュレーションを通してどのように負荷分散ストラテジを変えるべきか調べる。

⑤level-1システムの性能評価

上記の事項について評価検討を行なった後、level-1システムにおいて実現されうる性能について評価を行なう。

5. Level-1以上システムのシミュレータ

level-2以上のシステムのシミュレータでは、使用計算機のメモリ上の制約によりlevel-1システムまでのシミュレータのように、論理型言語を実際に実行しつつデータを取ることは困難なので、level-1システムのシミュレーションにより得られたデータを基にして、主にlevel-1システム間における負荷分散について評価検討を行なう予定である。

6. おわりに

高並列推論エンジンPIEの階層的構成についてのシミュレータについて述べた。今後、実際にシミュレーションを行ないハードウェア作成の自安としている予定である。

（参考文献）

[1] 丸山他，“PIEの並列度評価”，第28回情処全大，6F-10，1984

[2] 丸山他，“A Preliminary Evaluation of the Activity Control Mechanism in PIE”，Logic Prog. Conf., ICOT 1984

[3] 平田他，“PIEにおける構造データ処理方式の効率化～構造データの共有方式”，第28回情処全大，6F-9，1984

[4] 小池他，“PIEの試作UPの性能評価”，本大会，2B-6

[5] 相田他，“高並列推論エンジンPIEの階層的構成法”，本大会，2B-4

[6] 濱中他，“PIEのACの設計概容”，本大会，2B-2

[7] 平田他，“PIEにおける構造メモリの構成