

2K-6

時相論理の仕様から状態遷移表の効率的合成

藤田 昌宏 田中 英彦 元岡 達
(東京大学 工学部)

1. はじめに

我々は既に、時相論理 (Temporal Logic) [1] を用いて仕様を記述し、処理系に Prolog を用いてハードウェア論理設計を検証することを提案し、ゲート回路や状態遷移レベルのハードウェア記述言語であるDDLの記述に対する具体的手法を示した [2, 3]。

本稿では、同期部について、時相論理による仕様から状態遷移表現の自動合成について述べる。状態遷移表現は、時相論理の決定手続き [1] を用いて、仕様である時相論理の記述を現在に対する条件と次の時刻以降に対する条件に展開することで合成することができるが、この手法では、処理時間は最悪の場合、時相演算子の数に対して、指数的に増大する。そこでここでは、仕様記述の性質を利用した効率的な合成法を示す。

2. 時相論理を用いたハードウェア同期部の仕様記述

一般にシステムは、実際に論理・算術演算を行なう演算部と、各演算間のタイミングを制御し同期をとる同期部に分けることができる [3]。

時相論理は、 \wedge 、 \vee 、 \rightarrow 、 \sim 等の古典論理の演算子に、 \bigcirc (next)、 \square (always)、 ∇ (sometime)、 \sqcup (until) の4つの時相演算子を加えたものであり、各演算子は次のような意味をもつ。

$\bigcirc P$: 次の時刻 (同期回路では、次のクロック) に P が成り立つ

$\square P$: 現在から将来ずっと P が成り立つ

∇P : 現在から将来の少くとも1時刻で P が成り立つ

$P \sqcup Q$: 現在から考えて、 Q が成り立つまでは P でありつづける。(ここでは Q が必ずしも成立することを要求しない weak until [1] を用いる。)

まず、『信号 P が active になると次の時刻に信号 Q が active になる』は、

$\square (P \rightarrow \bigcirc Q)$...①

と表現できる。条件①では、『 P が active になると次に Q が active になる』ことは保証するが、他の場合にも Q が active になるかもしれない。これを『 Q が active へ変化するのは、 P が active になった次の時刻であり、かつその時に限る』とするには、次の条件を①に付け加える。

$\square (\sim Q \rightarrow (\bigcirc \sim Q) \sqcup P)$...②

信号の因果関係の表現は、①と②を合せたものが基本となる。実際の仕様記述では、①と②を合せたものを単位として、各信号の立上り、立下り条件を記述していくため、簡単な時相論理の式の AND で表現される。なお、仕様記述例については、参考文献 [4] を参照されたい。

3. 合成アルゴリズム

ここでは、時相論理の決定手続きに基づく状態遷移表現の自動合成アルゴリズムについて簡単に説明する。詳細については、参考文献 [1] を参照されたい。

合成は次のようにして行なえる。まず、時相論理の各演算子を表1の規則にしたがって、現在に関する条件と次の時刻以降に対する条件に展開する。つぎに次の時刻以降に対する条件についても、一番外側の \bigcirc 演算子を取り除いたものを同じように展開して、次の時刻に対する条件と次の次の時刻以降に対する条件に分ける。このような展開を既に処理したことのある条件と一致するまで繰り返していく。展開の結果得られる全ての条件を処理すれば、各時刻での条件が状態に、各展開過程が遷移に対応した状態遷移表現が得られている。各時相演算子の展開規則は表1のようになっている。表1は時相論理の公理から得られるもので例えば、 $\langle 1 \rangle$ は『ずっと P であることは、現在 P であり、かつ、次の時刻からみてもずっと P である』ということを表している。また $\langle 2 \rangle$ は、『いつか P であるということは、現在 P であるか、または、現在は P でなくかつ、次の時刻からみてもいつか P である』ということを意味する。しかし、 $\langle 2 \rangle$ においていつも $\sim P \wedge \bigcirc \nabla P$ を選択していると、ずっと $\sim P$ となってしまう ∇P を満たさない。したがって、 $\sim P \wedge \bigcirc \nabla P$ は『いつかは P を選択する』という条件付きで選択しなければならない。これは 'eventuality' と呼ばれるもので、 $\sim P \wedge \bigcirc \nabla P$ の後ろの $\{P\}$ はこの 'eventuality' を示している。

この表を用いることによって、任意の時相論理の式を現在に対する条件と次の時刻以降に対する条件に展開できる。しかし、処理時間は時相演算子の数に対して、最悪の場合指数的に増大する。一方、2. で述べたように仕様は簡単な式の AND で表現されている。そこで、この性質を利用した効率的な合成法について次に述べる。

- <1> $\Box P = P \wedge \Box P$
 <2> $\nabla P = P \vee (\sim P \wedge \nabla P \{P\})$
 <3> $P1 \cup P2 =$
 $P2 \vee (P1 \wedge \sim P2 \wedge (P1 \cup P2))$
 <4> $\sim \Box P = \sim P \vee (P \wedge \sim \Box P \{ \sim P \})$
 <5> $\sim \nabla P = \sim P \wedge (\sim \nabla P)$
 <6> $\sim (P1 \cup P2) = (\sim P1 \wedge \sim P2)$
 $\vee (\sim P2 \wedge (\sim (P1 \cup P2)) \{ \sim P1 \})$

表1 時相演算子の展開規則 ただし、P、P1、P2は任意の時相論理の式

4. 効率的合成法

2. で述べたように実際の仕様は簡単な式のANDで表現され、かつ同じような形の式がかなり多い。したがってよく使われる形の式はあらかじめ展開して状態遷移表現に直しておき、実際の展開においては、その展開された状態遷移表現を組合せて合成することができれば、かなり効率化を図ることができる。

実際の仕様Tは、2. で述べたように時相論理の式T1、T2、…、Tnに対し、

$$T = T1 \wedge T2 \wedge \dots \wedge Tn \quad \dots \textcircled{3}$$

の形で記述できる。このことからTに対する状態遷移表現は、T1、…、Tnの各々の状態遷移表現をまとめ、可能な全ての状態遷移をさせることによって得ることができる。

したがって、状態遷移表現の自動合成は次の合成アルゴリズムのように効率的に行なうことができる。

<合成アルゴリズム>

(ステップ1) 仕様は③の形で記述されているものとする。まず、各Tiは3. で示した方法によって状態遷移表現に展開しておく。

(ステップ2) 各Tiに対する状態遷移表現から図1にしたがってTに対する状態遷移表現を作る。

(ステップ3) 各状態遷移についてeventualityを調べ、満たさないものがあればその遷移を削除する。

(ステップ4) 合成された状態遷移表現を単純化する。

本アルゴリズムは、Prologを用いて実装されている。詳細については、参考文献[4]を参照されたい。

ステップ2において、Ti全部を一度に展開するのではなく、ステップ2、4を繰り返しながら1つずつ展開していくこともできる。このように展開を行なうとした時の処理時間をTaを計算する。合成するハードウェアの入力信号数をNi、出力信号数をNoとし、さらに合

成結果として得られる状態数をNsとする。まず、ステップ2、4の繰り返しの回数Nrは、

$$Nr \propto No \quad \dots \textcircled{4}$$

また、ステップ2、4の一回の繰り返しの要する時間Tcは、合成途中でも状態数はNsの数を越えないと考えられるため、

$$Tc \propto Ns^2 * (No + Ni) \quad \dots \textcircled{5}$$

したがって、Taは

$$Ta \propto Tc * Nr \propto Ns^2 * No * (No + Ni) \quad \dots \textcircled{6}$$

となり、多項式時間で処理できることが分かる。

一方、合成された状態遷移表現の単純化(合成アルゴリズムのステップ4)は、もとの状態の数Nsに対し、Ns²程度の手間でできる。

5. おわりに

時相論理で仕様記述されたハードウェア同期部の効率的な状態遷移表現への自動合成法について述べた。簡単な式のANDの形で仕様記述することにより、十分実用的な時間で処理することができる。今後は、演算部も含めた自動合成[5]へと発展させたい。

参考文献

- [1] P. Wolper : "Synthesis of Communicating Processes from Temporal Logic Specifications" Dept. of Computer Science, Stanford University, No. STAN-CS-82-925, 1982
- [2] 情報処理学会、研究会資料、DA21-4
- [3] 藤田他：ハードウェア状態遷移表現のPrologによる検証”、情報処理学会論文誌、Vol. 25、No. 4、1984
- [4] 電子通信学会、研究会資料、EC83-59
- [5] 電子通信学会、電子計算機研究会、7月、1984

```

procedure synthesis ;
var L: set of state-set of all Ti ;
    s,s': set of state ;
begin
  L := {set of initial states of all Ti} ;
  while L ≠ ∅ do begin
    choose a set of state, say s from L and delete it from L ;
    for all sets of input, possible in s do begin
      with this set of input, state-transition s for all Ti ;
      let L' be the set of new sets of states ;
      for each s' ∈ L' do begin
        s' is a successor of s ;
        if s' has not been visited then
          add s' to L ;
      end ;
    end ;
  end ;
end .

```

図1 個々の状態遷移表現から全体に対する状態遷移表現を求めるプロシージャ