

4F-7

可変構造多重処理データベースマシンに於ける

ソーティング ユニット

伏見信也 鈴木重信 喜連川優 田中英彦 元岡達

(東京大学 工学部)

§1. はじめに

リレーショナルデータベースに於ける関係代数の処理は、データを予めソートしておくことにより高速化できることが知られている。この事実を鑑み、可変構造多重処理データベースマシンに於けるPモジュール内にソーティングユニットを置き、Mモジュールからシリアルに転送されてくるデータに同期した(即ちO(N)の)ソートを行う構成^[1]になっている。ここでは試作中のソータの内部構成について紹介する。

§2. ソート アルゴリズム

アルゴリズムはバクグラウンダとしてマージソートを基調としていた^[1]。今、 $N (=K^L)$ のコードをソートするものとする、 K -way マージを行うプロセッサを $Q (= \log_k N)$ 台用意し、これを一次元状に結合する (Fig. 1)。 i 番目のプロセッサは $K^{i-1}(K-1)$ レコード分のメモリを持ち、 $i-1$ 番目のプロセッサから送られてくる K^{i-1} レコードからなるソートされたストリングを K 本マージして K^i レコードからなる1本のストリングを生成し、 $i+1$ 番目のプロセッサへ送出する。ストリングの入力、マージをオーバーラップさせ、プロセッサをバクグラウンダ結合することにより $O(N)$ の時間でソートを完了することが出来る。今回の実装にあたり $K=2$ とし、プロセッサ結合はバットレベルとした (3.2 参照)。




Fig. 1 Global Architecture Of Stream Driven Sorter

§3. 実装方式

3.1 メモリ管理

各々のストリングはソートされたプロセッサに入力される為、メモリ中で何らかの方法でこの順序を維持する必要が有る。この為、メモリ管理方式として、Double Memory Method, Block Division Method, Pointer Method の3種類の方式^[1]を検討したが、今回は制御の容易さ等の点から Pointer Method を採用した。これはストリングの順序維持方式として最も単純なもので、各レコードの最後尾にポインタ領域を付加し、全本を linked list とするものである。ここに各レコードはキー部、非キー部を合わせてデータ部とポインタ部からなるフォーマットでメモリ中に格納される。ポインタ領域は現在バットである。キー部、非キー部を分離せず直接ソートする為データ部は比較的長く、ポインタ領域がメモリ全体に占める割合は小さい。

3.2 バクグラウンダの構成

プロセッサ間はバットレベルで結合されており、1サイクル毎に1バットのデータが各プロセッサから次段のプロセッサへ一勢に送出される。従って各プロセッサは1バット/1サイクルの処理レートが要求され、これを達成する為にはメモリへのアクセス競合の解消が必須となる。そこで実装にあたり2バット/1サイクル = 2クロックとし、最初のクロックでメモリ読み出し (read) に、後のクロックでメモリ書き込み (write) に割り当てる方式を採用した。全本として read クロックでメモリからの必要なデータの読み出し、比較の準備を行う、write クロックでメモリへの書き込み及び比較を並行して行う。一方、比較器への入力用レジスタを2つ設定 (MTR, CR)、その一方 (MTR) には比較器の入力データの片方を常に保持させる。以上の構成により1サイクルで2回のメモリア

7セスとする完全バカ7ラインを形成でき
 ぶ。(組し、ポインタ部を処理する2サイクル
 について read → write のシーケンス
 は状態に応じて変化する。) Fig. 2に
 バカ7ラインの流水の一例を示す。

3.3 状態遷移

プロセッサはロード間の大小比較の
 結果に従って Fig. 3に示すような内部
 状態遷移を繰り返す。各内部状態
 (10状態)の詳細については省略する
 が、図中に示す通り内部状態は大き
 く3つの Phase に分けられ、各々の次のような役割
 を持つ。

- Phase 0: 最初の string₀ のメモリ
 へのロードを行う。ロード完了後 Phase 1へ。
- Phase 1: メモリ内の string₀ と入力された string₁
 のマージ及び出力を行う。string₁ の
 入力終了後 Phase 2へ。
- Phase 2: メモリ内に残存する string₀, string₁
 のマージ、出力、及び次段のマージ用の string₂
 のメモリへのロードを行う。string₂ の
 入力終了後、string₂ と string₀ とし
 て Phase 1へ。

3.4 ハードウェアリソース

各プロセッサが持つ主要レジスタを以下に示す。

- MAR (Memory Address Register)
 - LR (Link Register): linked list 全般に
 用いる。
 - STP_i (i-th String Top Pointer): string_i の先
 頭ロードアドレスを保持する。
 - CTRM (Master Counter): string 長管理を
 行う。Phase間遷移の条件を規定する。
 - CTR_i (Counter for i-th string): メモリ中に
 存在する string_i のロード数を保持する。
 - MTR (Merge Top Pointer) } 比較器への入力
 - CR (Comparison Register) } データを保持する。
- Fig. 4に動作中のプロセッサのストップシートを示す。

§4. おわりに

現在、レジスタトランスファレベルのシミュレーションを終え、ハードウェア実装を行っている。また本リ
 ーナはエコードされた、限られたロードを扱う2つのバンク、キー部、非キー部を分離し、任意長
 のロードのソートと目標としており、この観点からの機能の拡張及びLSI化を検討中である。

参考文献: [1] 喜連川 他. 信学技法 EC81-15




Fig. 2 Pipeline Flow Example




Fig. 3 State Transition Diagram




Fig. 4 Processor Configuration