

4F-7

可変構造多層処理データベースマシンに於ける

ソーティングユニット

伏見信也 鈴木重信 喜連川 俊田中英彦 元岡達
(東京大学 工学部)§1. はじめに

リレーションナルデータベースに於ける関係代数の処理は、データを予めソートしておくことにより高速化が図られることが知られている。この事実に鑑み、可変構造多層処理データベースマシンに於ける、P モジュール内にソーティングユニットを置き、M モジュールからシリアルに転送されるデータに同期して(即ち $O(N)$)のソートを行なう構成^[1]に就いて述べる。ここでは試作中のソータの内部構成について紹介する。

§2. ソートアルゴリズム


アルゴリズムはハッシュアラインヒューリスティクス^[2]を基調としている。今、 $N = K^d$ のレコードをソートするものとすると、 K -way マージを行なうプロセッサを $L (= \log_K N)$ 台用意し、これらを一次元状に結合する(Fig. 1)。 i 番目のプロセッサは $K^{i-1}(K-1)$ レコード分のメモリを持ち、 $i-1$ 番目のプロセッサから送られてくる K^{i-1} レコードから 3^i ソートされたリスト^[3]と K 本マージして K^i レコードからなる 1 本のリストを作り、 $i+1$ 番目のプロセッサへ送出する。リスト^[3]の入力、マージをオーバーラップさせ、プロセッサをハッシュアライン結合することによって $O(N)$ の時間でソートを完了することができる。今回の実装にあたり、 $L=2$ とし、プロセッサ結合はバットレベルにて(3.2 参照)。

§3. 実装方式3.1 メモリ管理

各々のストリームは個々にソートされたプロセッサに入力される為、メモリ中で何らかの方法でこの順序を維持する必要がある。この為のメモリ管理方式として、Double Memory Method, Block Division Method, Pointer Method の 3 種の方式^[4]を検討したが、今回は制御の容易さ等の点から Pointer Method を採用した。これはストリームの順序維持方式としては最も単純なもので、各レコードの最後尾にポインタ領域を行なし、全体を linked list とするものである。ここに各レコードにはキー部と、非キー部を合わせてデータ部とポインタ部からなるフォーマット^[5]× メモリ中に格納される。ポインタ領域は現在 2 バイトである。キー部、非キー部を分離せず直接ソートする為データ部は比較的長く、ポインタ領域がメモリ全体に占める割合は小さい。

3.2 ハッシュアラインの構成

プロセッサ間にはバッファレベルで結合されており、1 サイクル毎に 1 バイトのデータが各プロセッサから次段のプロセッサへ一気に送出される。従って各プロセッサは 1 バイト / 1 サイクルの処理レートが要求され、これを達成する為にはメモリへのアクセス競合の解消が必須となる。ここでの実装にあたり、 $L=2$ は 1 サイクル = 2 フロップとし、最初のフロップはメモリ読み出し(read)に、後のフロップはメモリ書き込み(write)に割り当てた方針を採った。全 4 本とした 1 read フロップ × メモリからの必要データの読み出し、比較の準備を行ない、write フロップ × メモリへの書き込み及び比較を並行して行なう。一方、比較器への入力用レジスタを 2 つ設け(MTR, CR)、もう一方(MTR)には比較器の入力データの片方を常に保持させる。以上の構成により 1 サイクルで 2 回のメモリア



アクセスとする完全パケットラインを形成できること。(組し、ポインタ部を処理する2サクルレにつけ、2は read \Rightarrow write のシーケンスは状態に応じて変化する。) Fig.2 にパケットラインの流れの一例を示す。

3.3 状態遷移

プロセッサ側レコード間の大小比較の結果に従い、Fig.3 に示すような内部状態遷移を繰り返す。各内部状態(10状態)の詳細につき省略するが、図中に示す通り内部状態は大きく3つに分かれ、各々の次のような段階を持つ。

Phase 0: 最初のストリング(string0)メモリへのロードを行う。ロード完了後 Phase 1へ。

Phase 1: メモリ内の string0 を入力され2つ目 string1(string1) マージ及び出力をを行う。string1 の入力終了後 Phase 2へ。

Phase 2: メモリ内に残存する string0, string1 のマージ、出力、及び次段のマージ用のストリング(string2) メモリ内へのロードを行なう。string2 の入力終了後 string2 と string0 と 2 Phase 1へ。

3.4 ハードウェアリソース

各プロセッサ側持主なレジスタを以下に示す。

MAR (Memory Address Register)

LR (Link Register): linked list 生成に用いる。

STPi (ith String Top Pointer): string i の先頭レコードのアドレスを保持する。

CTRM (Master Counter): ストリング長管理を行なう。Phase 間遷移の条件を規定する。

CTRi (Counter for ith string): メモリ中に存在する string i のレコード数を保持する。

MTR (Merge Top Pointer)] 比較器への入力

CR (Comparison Register)] データを保持する。

Fig.4 に動作中のプロセッサのストリングネットを示す。

§4. おわりに

現在、レジストラ構造ファーベルのミュレーションを終え、ハードウェア実装を行なっている。また本ノートではエコードされた、限られたレコードを扱うのではなく、キーパー、非キーパーを分離して任意長のレコードのリストを目標としており、この観点から機能の拡張及びLSI化を検討中である。

参考文献: [1] 喜連川他. 信号技術 EC81-15




Fig.2 Pipeline Flow Example




Fig.3
State Transition
Diagram




Fig.4 Processor
Configuration