

# 1B-2 連想プロセッサ DREAM-I のハードウェア構成

河村 悟・上森 明・田中 英彦・元岡 達  
( 東京大学 工学部 )

## 1. はじめに

連想処理、パターン処理等の効率向上に有用と考えられる

- 二次元記憶
- ビット処理機能

の機能を、1つのモジュールにまとめた連想プロセッサを開発した。DREAM-Iは、1台のモジュールに試験用コントローラを付けた第1段階の試作システムであり、今後、マルチモジュールのフルシステムを製作する予定である。

DREAM-Iの特徴は、

- (1) マイクロプログラムの採用により、種々の問題に適した構造を持たせた。
  - (2) データのアクセス方法に柔軟性がある。
  - (3) ビット処理機能を用意して、パターン処理の効率向上を計っている。
  - (4) ビットシリアルな演算を並列に処理できる。
- 等である。以下、DREAM-Iの構成について述べる。

## 2. 連想モジュールの構成

モジュール内の構成は図-1のようであり、6つの処理機能がある。

- (1) 二次元アクセス記憶  
256[w] × 16[b]  
のメモリー(RAM)と、二次元アクセスを可能にする為にアドレスデ

コード及びデータの並べ替え<sup>[1]</sup>を行なうTDAMAR及びSE回路の3つの部分から成る。(図-1のTDAM部参照) 行方向、列方向いずれの方向のアクセスも同一時間で可能であり、データの直交変換、連想処理などのビットシリアルな並列演算に有効である。

### (2) バレルシフト

SE部で実現される。1マイクロ命令で、任意のビット数のサイクリックシフトを行なう。浮動小数点の正規化等データの配置修正に有効である。

### (3) ビットグループ交換

SE部で実現される。(従ってSE部は3つの機能を持つ)  $2^n [b]$  単位の交換、反転を行なう。FFTのシャッフリング等に有効である。


### (4) バブルロジック

NAND, NORのゲートから成るBL部で実現される。0又は1を右端へはき寄せる。パターン認識の前処理などに向いている。

### (5) プライオリティエンコーディング

PE部(専用のMSI)で実現される。

図-1 連想モジュール



- TDAMAR: Two-dimensional Access Memory Address Register
- TDAM: Two-dimensional Access Memory
- SE: Shuffle Exchange Network
- BL: Bubble Logic
- PE: Priority Encoder
- RF: Register File
- ALU: Arithmetic Logic Unit

最上位の0又は1のビット位置を検出する。バブルロジックと組合わせてパターン認識の前処理でのビットカウント等に使われる。

### (6) ALU

Am2901(4個)で実現される。通常の加減算、論理演算等を行なう。

以上の外にI/Oポートがある。これは、バストランシーバで、マルチモジュール化した時のモジュール間通信やデータ入出力に使う。2つ設けて、Am2901内のRFとTDAMの両方に直接アクセスできるようにした。

## 3. コントローラ

DREAM-Iのコントローラ(図-2)は、マイクロ命令を制御するシーケンスコントローラと、連想モジュールのコンソールプロセッサに相当するサービスコンピュータから成る。

### (1) シーケンスコントローラ

マイクロ命令の語長は24[bit]で、命令は以下の11種類設定した。

①CTL(モジュールは動作せず。マルチモジュールの制御)

②BR(条件分岐)

③LIM(Am2901内RFへのイニシャルデータロード)

④ALU(ALU演算)

⑤, ⑥SE(SE回路での処理。SE回路の制御データは、マイクロ命令からでも⑤, TDAMARからでも⑥, 与えられる。)

⑦PE(PE回路での処理)


⑧BL(BL回路での処理)

⑨~⑪MX(レジスタ間データ転送)尚, ④はALU演算のみの命令だが,

⑥~⑪は, Am2901外部の回路と並列にALU演算を行なうことができる。

命令は、書き換え可能なCMに記憶され、次のCMアドレスをシーケンサ

図-2 コントローラ



が決定する。命令はパイプライン方式でMIRを介して送られる。

### (2) サービスコンピュータ

①連想モジュールの保守・診断

②マイクロ命令のロード・実行

③モジュールのモニター

を行なう。サービスコンピュータはモトローラ社のM6800にフロッピーディスクとコンソールディスプレイがついたシステムに、インターフェイスとしてPIA(I/Oポート用LSI)とドライバを付加したものである。

システムは、3[MHz]のクロックで動作可能であり、又サービスコンピュータからプログラムでクロックを与え、検査することもできる。

## 4. おわりに

現在、システムは稼働し、ソフトウェアの開発(DREAMS)も終了し、性能評価及びマルチモジュールの製作に着手している。

<参考文献>

[1] 元岡・田中・上森・鈴木  
「二次元記憶を用いた連想処理システム」  
信学技報 EC 76-80