高速通信機構を用いたソフトウェア DSM のパフォーマンス解析

バルリ ニコ デムス 渡辺 正泰 坂井 修一 田中 英彦 東京大学 工学系研究科

概要

近年、高速ネットワークの研究が進んでおり、低オーバヘッド高バンド幅のネット

ロース、高速ネットワークの研究が進んであり、低オーバペット高ハノト幅のネット ワークが開発されている。このようなネットワークを用いると、ノード間の通信がボト ルネックとなるソフトウェア DSM の性能を大きく向上できる可能性がある。 本稿では低オーバヘッド通信機構とメモリマプ通信機構に着目して、このような 通信機構をページベースソフトウェア DSM に用いるときにどれぐらい性能向上が得ら れるかを定量的に解析した。解析した結果、100 Mbps イーサネットに比べると共有名 モリオーバヘッドが 10 % ~ 49 % 削減されたが FFT や Ocean のような、メモリアク セスパターンによってページフォルトが頻繁に起こるようなアプリケーションでは充分 な高速化は得られなかった。

Performance Analysis on Software DSM System Connected with High Speed Network

Niko Demus Barli Hidehiko Tanaka Masahiro Watanabe Shuichi Sakai Graduate School of Engineering, University of Tokyo

Abstract

Recent researches on High Speed Network have resulted in significant improvement on the performance of network. There are now many low overhead, high bandwith networks available. By using these high speed networks, there is possibility that we can greatly improve performance of software DSM system, whose bottleneck is in communication overhead between nodes.

In this paper, we put our attention on low overhead communication mechanism and memory mapped communication mechanism, and quantitatively analyzed how much performance improvement we can get from using these mechanisms in pagebased software DSM system. We found that compared to 100 MBps Ethernet, the overhead of software DSM system is reduced by 10 % ~49 %. But for applications whose memory access pattern causes frequent pagefaults, like FFT and Ocean, we still cannot get enough speed up.

はじめに 1

ソフトウエア DSM は非常に小さいコストで共有メモ リを実現した。しかし、このようなソフトウェアベース システムは専用ハードウェアを用いた分散共有メモリシ ステムに比べれば処理性能が低い。その原因はメモリコ ンシステンシを保持するためにノード間の通信が頻繁に 起こり、ソフトウェア処理時間と通信時間が増大してし まうからである。

この問題を解決するために様々な研究が行なわれてき た。その成果の一つは共有メモリオーバヘッドを軽減する Release Consistency プロトコルがソフトウェア仮想分散 共有メモリシステムのプロトコルとして確立してきた。

このような研究が進んでいる中で、近年、Myrinet[2], DEC Memory Channel^[3], Gigabit Ethernet, ATM Network,といった高速ネットワークが商用化されてきた。ソ フトウェア DSM はこのようなネットワークを用いること によって性能が大きく向上できることが期待されている。

本研究は高速ネットワークの技術の中の、(1)低オーバ ヘッド通信機構及び(2)メモリマップ通信機構に着目す る。まずページベースソフトウェア DSM を実装し、この システムを用いて、通信コストの解析を行ない、上述の 通信機構を用いたときのソフトウェア DSM のパフォー マンスを定量的に解析する。解析結果から、どれぐらい の速度向上が期待できるか、またソフトウェア DSM の ボトルネックが解消されるかどうかを明確になる。

本稿では、2章で低オーバヘッド通信機構及びメモリ マップ通信機構について述べ、ソフトウェア DSM でど のように使われるかを述べる。3章でシステムの実装と そのシステムを用いた解析手法を述べる。4章で解析結 果をまとめ議論を行なう。最後に5章でまとめをする。

2 高速通信機構

低オーバヘッド 通信機構 2.1

低オーバヘッド通信機構はネットワークインタフェー スに専用プロセッサやメモリを搭載し、従来ホストプロ セッサが処理するプロトコル処理の一部をネットワーク インタフェースに任せることで通信のソフトウェアオー バヘッドを軽減する。またユーザメモリに直接読み書き できるような 0-copy 通信 や、 DMA を活用することで さらにオーバヘッドの少ない通信を可能にする。

低オーバヘッド通信機構を代表する Myrinet のネット ワークインタフェースの概略図は図 1に示す。このよう な通信機構を用いると高速な通信が可能になり、例えば、 従来 100 MBps のイーサネットで小パケットを送受信す るのに 100[µs] 以上かかったものは 10[µs] 程度にするこ とができた。



図 1: Myrinet NIC の構成

2.2 メモリマップ通信機構

メモリマップ通信機構は各ノードでグローバルメモリ 空間を送信バッファ(outgoing buffer) あるいは受信バッ ファ(incoming buffer) としてマップし、送信バッファに 書き込まれたデータはリモートメモリライト機構を用い て自動的に受信バッファにコピーされる(図2)。

メモリマップ通信機構は次のような特徴をもつ。

- 受信バッファはローカルメモリ領域として存在す るが送信バッファはネットワーク I/O アドレスに マップされる。
- 書き込み・読みだしのオーバヘッドは通常のロー カルメモリアクセスと同じである。また、受信バッ ファへの書き込みはDMAを用いるのでホストプロ セッサを割り込むことなく書き込むことができる。
- あるグローバルメモリ空間を送受信バッファにマッ プしたいときは図 2のノード 1 のように送信バッ ファと受信バッファ、2 つのアドレス空間にマップ しなければならない。



図 2: メモリマップ通信機構

2.3 高速通信機構とメモリコンシステンシプ ロトコル

低オーバヘッド通信機構とメモリマップ通信機構は抽象レベルの異なる通信機構と考えることができる。図3 に示すようにメモリマップ通信機構は通信レイヤにおいてより上位にあることがわかる。

ソフトウェア DSM のコンシステンシプロトコルには メッセージパッシング通信機構で実装される Sequential Consistency (SC)、Lazy Release Consistency (LRC)[6], Home-based Lazy Release Consistency (HLRC)[9] プロ トコルがある。またメモリマップ通信機構を生かしコン システンシを保持する Automatic Update Release Consistency (AURC)[4] プロトコルがある。



図 3: 高速通信機構とコンシステンシプロトコル

これらのコンシステンシプロトコルの性質を簡単にま とめると次のようになる。

- SC、共有メモリへの更新は更新した直後に他の ノードに反映される。
- LRC、共有メモリへの更新は Acquire 同期の時に 反映される。
- HLRC、LRCと同様に共有メモリへの更新はAcquire 同期の時に反映される。但し、各ページに ホームノードを割り当て、共有メモリへの更新は Release 同期の時にホームノードに送られる。ホー ムノードにあるページのコピーは常に有効なコピー である。
- AURC、LRCと同様に共有メモリへの更新はAcquire同期の時に反映される。但し、各ページにホームノードを割り当て、共有メモリへの更新はメモリマップ通信機構を用いて更新する都度にホームノードに送られる。ホームノードにあるページのコピーは常に有効なコピーである。

3 パフォーマンス解析とその手法

3.1 解析概要

解析を行なうにはまずページベースソフトウェア DSM システムを実装する。このシステムに SPLASH-2 のベン チマーク郡からいくつかのプログラムを移植し実験を行 ない、実行時間、共有メモリオーバヘッド、通信トレー スなどのデータを収集する。通信トレースから実験に用 いた 100 Base-TX ネットワークにおける通信コストを 解析する。さらに Myrinet のような低オーバヘッドネッ トワークを想定し、その通信コストを推定する。最後に、 低オーバヘッド通信機構の効果及びメモリマップ通信機 構効果を求めるために

- 低オーバヘッドネットワークを用いたとき (Myrinet)
 と用いないとき (100Base-TX)
- メモリマップ通信機構を用いたとき (AURC) と用 いないとき (SC, LRC, HLRC)

の性能を比較する。

3.2 システムの実装

システムはライブラリとして実装した。メモリコンシ ステンシ管理は 8[kB] のページ単位で行ない、ノード間 通信には UDP/IP プロトコルを用いている。このシス テムは SC、LRC、及び HLRC プロトコルをサポートす る。実行形態は1 ノード当たり1スレッドのみである。 このシステムの API は表1にまとめる。

AURC の解析に関しては HLRC を用いて AURC の 動作をシミュレーションする。AURC のページの更新は コストが生じないと仮定し HLRC の実行時間から twin の作成、diff の作成、diff の送信・適用コストを削除し求 める。

tsm_startup()	システムの初期化
$tsm_alloc()$	共有領域の確保
tsm_create_procs()	リモートプロセスの起動
$tsm_finish()$	システムの終了
tsm_barrier()	barrier 同期
$tsm_lock()$	lock 同期
$tsm_unlock()$	unlock 同期
TSM_PID	プロセスの識別子
TSM_NUMNODES	システムのノード 数
1	

表 1: システムのインタフェース

3.3 通信コストの解析

通信コストの解析はプログラム実行時間からどれぐら い通信コストが占めているかを求めるためである。まず、 イーサネット上の UDP/IP の通信コストを抽出し、その 他の計算時間・共有メモリオーバヘッド時間から分離す る。次に低オーバヘッド通信機構を想定した場合の通信 コストを推定し、それをもともとの通信コストのところ に入れ換えることで低オーバヘッド通信機構のを用いた ときの実行時間・共有メモリオーバヘッドを求めること ができる。

通信コストは通信レイテンシと通信オーバヘッドと2 つの場合に分けて解析する。通信コストが通信レイテン シであるのは「要求を出してその応答を待つ」の場合で ある。このとき要求を出す側からみると通信コストは要 求メッセージの通信レイテンシと応答メッセージの通信 レイテンシの和である。一方、通信コストが通信オーバ ヘッドであるのは「要求をもらってそれに応答する」と いう場合である。つまり応答する側からみると通信コス トは要求メッセージを受信するときの受信オーバヘッドの 和である。

3.3.1 イーサネット上の UDP/IP の通信コストの解析 イーサネット上の UDP/IP 通信過程は図 4に示してい

る。図 4(a) は 1 つのイーサネットパケットに収まるよ

うな、小さいパケットを転送する場合を示す。また、図 4(b)はパケットがが2つのイーサネットパケットに分割 された場合を示す。

図 4の sendmsg overhead、observed network latency、 recvmsg overhead は通信レイテンシの測定可能な量で ある。図 5は Sun SparcStation 20 (SuperSPARC-II 75 MHz Processor、100Base-TX NIC)上で測定した通信 レイテンシを表している。通信コストが通信レイテンシ である場合、single trip latency の測定結果を用いて通 信コストを直接計算することができる。一方、sendmsg overhead と recvmsg overhead は図 4からわかるように それぞれ真の送信オーバヘッドと受信オーバヘッドの一 部にしかすぎないので、通信コストが通信オーバヘッド である場合これらの値を直接用いることができない。



図 4: **イーサネット上の** UDP/IP の通信過程



図 5: UDP 通信レイテンシ、測定結果

真のオーバヘッドは一般に ソケットレベルの処理 (S)、 UDP/IP レベルの処理 (P)、デバイスドライバの処理 (D)、 と割り込みコスト (HI/SI) からなる。通信オーバヘッド の解析は次のように行なう。ソケットレベルの処理 (S) は recvmsg overhead で近似する。また、UDP/IP レベルの 処理 (P)、デバイスドライバの処理 (D) は 1 イーサネッ トパケット当たりに固定であると仮定する。これを測定 結果に適用し近似を求めた結果、 イーサネットパケット 当たりの P + D は 4000 cycle、また割り込みコストは 1 回当たり 3000 cycle と求まった。通信オーバヘッドは これらの値を用いて計算する。

3.3.2 低オーバヘッド通信機構の通信コストの推定

低オーバヘッド通信機構は Myrinet のようなネット ワークを想定する。データを送受信するときの様子は図 6に示している。ユーザプロセスに呼び出された通信ライ ブラリはデータの送信を準備し、デバイスドライバを呼 び出す。ドライバはデータのアドレスをネットワークイ ンタフェースに通知し、DMA 転送を開始させる。デー タはネットワークインタフェースのメモリにコピーされ、 専用プロセッサがそれを処理してパケットインタフェー スを通して相手に送信する。このとき DMA コントロー ラ、専用プロセッサ、パケットインタフェースはオーバー ラップして処理を行なう。DMA 転送が終ったらネット ワークインタフェースは割り込みを起こしドライバに通 知する。受信側では届いたパケットが専用プロセッサに 渡され、パケットから取り出したデータを DMA 転送で ユーザプロセスの受信バッファにコピーする。



図 6: 低オーバヘッド通信機構の通信過程

通信コストを求めるには通信レイテンシ・送信オーバ ヘッド・受信オーバヘッドを推定しなければならない。こ れらの値を推定するには各通信パラメタを仮定し図 6の 通信過程に適用する。用いられた通信パラメタは表 2に まとめた。

表 2: 低オーバヘッド通信機構のパラメータ

Software Overhead	$400 \ [cycle]$
I/O Bus Bandwith	$132 \; [\mathrm{MBps}]$
Network Bandwith	$100 \; [Mbps]$
	$1 [\mathrm{Gbps}]$
Interrupt Cost	3000 [cycle]

Software Overhead は データを準備する時間であり、 データのサイズによらず 400 cycle 固定と仮定する。I/O Bus Bandwith はネットワークインタフェースとメモリ との間のデータ転送のバンド幅を表し、32 bit - 33 MHz PCI バスの理想的な場合を仮定する。Network Bandwith はネットワークバンド幅を表し、100 Mbps と 1 Gbps、 2 つの場合に分けて解析する。これは同じバンド幅で 100 Mbps イーサネットに比べて低オーバヘッド化の効果と さらにバンド幅をあげたときの効果をみるためである。 最後に Interrupt Cost は UDP/IP の場合と同様に 3000 cycle とする。

4 実験とパフォーマンス解析の結果

4.1 実験環境及びベンチマークパラメタ

実験に用いられるワークステーションクラスタは 100 Base-TX で接続されている 4 つのノードから構成されて いる(表3)。また、測定対象となるプログラムは SPLA SH-2[8] ベンチマーク群から FFT, LU, Ocean 及び Water-Nsquared を使用した。プログラムのパラメタ及び必要 な共有メモリ領域は表 4に示している。

測定に用いた4つのプログラムはレギュラーなプログ ラムである。つまり、各ノードの計算量が動的に変化す ることはない。これはクラスタが同性能のノードから構 成されていないことによる負荷アンバランスの影響を小 さくするためである。以下は測定結果・解析結果を説明 するが、全ての測定結果は性能の一番低いノード(1)に おける測定結果である。

表 3: クラスタの構成

Node	Machine	Processor	Mem	OS
1	SparcStation 20	SuperSparc-II 75 MHz	128 [MB]	Solaris 2.5
2	Ultra 1	UltraSPARC 167 MHz	96 [MB]	Solaris 2.5
3	Ultra Enterprise 3000	UltraSPARC-II 248 MHz	504 [MB]	$\begin{array}{c} { m Solaris} \\ { m 2.5.1} \end{array}$
4	Ultra 10	UltraSPARC-IIi 300 MHz	128 [MB]	Solaris 2.6

表 4: ベンチマークのパラメタ

Benchmark	Problem Size	Memory
\mathbf{FFT}	262144 points	$12 \mathrm{MB}$
LU (Contig.)	1024 \times 1024 matrix	8 MB
Ocean (Contig.)	258 \times 258 ocean	11 MB
Water-Nsquared	1331 molecules	$1 \mathrm{MB}$

4.2 並列実行による高速化

各ベンチマークの実行時間は図 7-図 10に表す。実行時 間は上からの順番で次のように分割して表示する。

- barrier, barrier 同期に消費された時間。
- readsegv、リードページフォルトの処理時間。
- writesegv, ライトページフォルトの処理時間。
- sigio, アプリケーションコードを実行する最中に起こった SIGIO のハンドラの処理時間。
- (un)lock/sigalrm, lock 同期の時間, unlock 同期の時間, 及び アプリケーションコードを実行する 最中に起こった SIGALRM のハンドラ処理時間を 合わせたもの。
- computing, アプリケーションコードを実行する 時間。

また、各ベンチマークの高速化は表5に示している。

この結果から、LU と Water-Nsquared は複数ノード で並列実行されることによって高速化が見られるが、FFT と Ocean では高速化が得られず、逆に遅くなったことが わかる。FFT と Ocean では共有メモリコンシステンシ



図 7: FFT 262144 points - 実行時間分割



図 9: Ocean 258 × 258 ocean - 実行時間分割

管理の時間及び同期時間が大きくなり並列実行によるメ リットを打ち消してしまうからである。

このようにソフトウェア DSM の性能はアプリケーショ ンの特徴によって大きく左右される。一般に高速化を得 るためには高い computation to communication ratio が 必要になる。

FFT の場合を考えてみると、FFT は N 個のデータ 点を \sqrt{N} × \sqrt{N} の 行列として表現する。各ノードに $\frac{\sqrt{N}}{2}$ 行 (P はノードの数) をブロックとして割り当てる。FFT の計算は radix- \sqrt{N} six-step FFT アルゴリズムを用いる が、このアルゴリズムの6つのステップの中の3ステップ は行列の転置 (transpose) である。図 11は 262144 points FFT の転置を示している。各ノードは自分のブロックに 書き込むための必要な要素を要求し転置行列を作る。こ のとき他のノードのブロックは読み込み不可になってい るためリードページフォルトが起こる。一回の転置にお いて 2 ノード構成では 128 回、4 ノード構成では 192 回 のリードページフォルトが起こる。リードページフォル トが起こるとリモートノードから有効なページあるいは diffを持って来なければならない。一回の転送で数 ms か ら数十 ms がかかり、全体的には一回の転置では数秒の 時間がかかってしまう。一方、行列転置の計算内容は主 にメモリコピーだけであり、メモリコピーにかかる時間 は数十 [ms] である。このように FFT の転置は非常に小 さい computation to communication ratio をもち並列実 行による高速化を得るのは困難である。







図 10: Water 1331 molecules - 実行時間分割



Ocean についても同じように解析することができ、隣 合うノードのブロックをアクセスすいるとき、FFT と同 じようにページフォルトが頻繁に起こり遅くなってしま うことがわかる。

	2 Nodes				4 Nodes			
$\operatorname{Benchmark}$	\mathbf{SC}	LRC	HLRC	AURC	\mathbf{SC}	LRC	HLRC	AURC
FFT	0.21	0.14	0.25	0.35	0.14	0.13	0.19	0.21
LU	1.3	1.2	0.86	1.2	2.0	2.0	1.5	2.2
Ocean	0.39	0.40	0.23	0.40	0.07	0.11	0.15	0.20
Water-Nsquared	1.4	1.4	1.5	1.7	1.9	2.3	2.5	3.1

表 5: スピードアップ (100Base-TX)

表 6: スピードアップ (Low Overhead - High Bandwith (1 GBps) Network)

	2 Nodes				4 Nodes			
$\operatorname{Benchmark}$	\mathbf{SC}	LRC	HLRC	AURC	\mathbf{SC}	LRC	HLRC	AURC
FFT	0.29	0.19	0.38	0.47	0.18	0.19	0.30	0.32
LU	1.4	1.3	1.1	1.4	2.2	2.2	2.1	2.3
Ocean	0.49	0.49	0.34	0.49	0.09	0.15	0.22	0.28
Water-Nsquared	1.5	1.5	1.6	1.8	2.1	2.4	2.8	3.2

表 7: 低オーバヘッド通信機構による共有メモリオーバヘッドの削減率

	odes			4 N	4 Nodes			
$\operatorname{Benchmark}$	\mathbf{SC}	LRC	HLRC	AURC	\mathbf{SC}	LRC	HLRC	AURC
FFT	33 %	26~%	42 %	36~%	23~%	32 %	40 %	32~%
LU	27~%	24~%	45%	30~%	22~%	27~%	49~%	23~%
Ocean	22~%	19~%	39~%	30~%	19~%	25~%	35~%	34~%
Water-Nsquared	20~%	18~%	32~%	37~%	$17 \ \%$	17~%	32%	35~%

表 8: メモリマップ通信機構による共有メモリオーバヘッドの削減率

	to HLRC		to Best Protocol			
Benchmark	2 Nodes	4 Nodes	2 Nodes	4 Nodes		
FFT	26~%	11 %	(HLRC) 26 %	(HLRC) 11 %		
LU	42%	25~%	(SC) 10 %	(LRC) 11 %		
Ocean	41 %	23~%	(LRC) 19 $\%$	(HLRC) 23 $\%$		
Water-Nsquared	47 %	43~%	(HLRC) 47 $\%$	(HLRC) 43 $\%$		

4.3 高速ネットワークを用いたときのパフォー マンス

4.3.1 低オーバヘッド化・バンド幅の拡大による通信コ ストの削減

図 12-図 15は通信コストを解析した結果を表している。 図の「Eth」「LOH」「LOH-HB」の記号は想定したネッ トワークを表し、それぞれ次のようである。

 Eth
 : Ethernet 100Base-TX、UDP/IP

 プロトコル、バンド幅 100 [Mbps]

 LOH
 : 低オーバヘッド通信機構、0-copy通

 信プロトコル、バンド幅 100 [Mbps]

 LOH-HB
 : 低オーバヘッド通信機構、0-copy通

 信プロトコル、バンド幅 1 [Gbps]

図 12-図 15の「Eth」と「LOH」を比べると「Eth」と 「LOH」が同じバンドであっても「LOH」の通信コスト (割り込みコストも含む)は「Eth」より 40 % - 63 % も少ない。また、バンド幅を 100 [Mbps] から 1 [Gbps] に拡大するとさらに通信コストが減少する。「LOH」と 「LOH-HB」の場合を比べると 5 % - 38 % 通信コストが 削減されることがわかる。このように低オーバヘッド化 の効果とバンド幅の拡大の効果を合わせるとイーサネッ ト 100Base-TX の場合に比べると通信コストが 43 % -72 % 削減されることがわかる。

4.3.2 低オーバヘッド通信機構の効果・メモリマップ通 信機構の効果

低オーバヘッド通信機構による、共有メモリオーバヘッ ド(メモリコンシステンシ管理のオーバヘッドと同期の オーバヘッド)の、削減率を表7に示す。全体的には17 %-49 %の削減率が見られるが、特にHLRCプロトコ ルにおける削減率が32 %-49 %一番大きいことがわ かる。その次はAURCで20 %-37 %の削減率がみら れる。HLRCとAURCは、通信量が多く、またソフト ウェア処理が軽いため、通信コストの割合が大きい。従っ て低オーバヘッドネットワークの効果が一番大きくみら れる。



表8はメモリマップ通信機構によってどれぐらい共有メ モリオーバヘッドが削減されるかを表している。この表に 示した値はAURCの共有メモリオーバヘッドを、HLRC の共有メモリオーバヘッド及び(SC・LRC・HLRC)の中 で一番性能のよいプロトコルの共有メモリオーバヘッド と比較した場合を表している。この表からメモリマップ 通信機構を利用することによって他のプロトコルに比べ て10%-47%の共有メモリオーバヘッドの削減が得ら れることがわかる。

バンド幅 1 [Gbps] の低オーバヘッドネットワークを 用いたときのスピードアップは表 6に示す。アプリケー ション別にみてみると FFT 及び Ocean は通信コストが 大きく削減されたものの並列実行による高速化がえられ なかった。これは図 12及び図 14をみればわかるように FFT と Ocean の場合、通信コスト以外の、主にページ フォルトによるコンシステンシ管理のオーバヘッドが大 きいからである。通信コストが大きく削減されてもコン システンシ管理のソフトウェア処理コストが解消されな いためボトルネックになってしまう。

このように低オーバヘッド通信機構及びメモリマップ 通信機構によって共有メモリオーバヘッドが大きく短縮 されたが、既存のコンシステンシプロトコルではシステ ムのボトルネックが解消されず充分な高速化が得られな い場合もある。

5 まとめ

本研究は低オーバヘッド通信機構及びメモリマップ通 信機構に着目して、このような通信機構を用いたページ ベースソフトウェア DSM の性能はどれぐらい向上でき るかを定量的に解析した。

ページベースソフトウェア DSM は共有メモリ領域をペ ージ単位で管理するが、細粒度のシステムに比べると性能 がアプリケーションの特徴によってより大きく左右される。 並列実行による高速化を得るには充分高い computation to communication ratio が必要になる。測定を行なった 結果、LU 及び Water-Nsquared では並列実行による高 速化が得られるが FFT 及び Ocean では得られなかった。

解析結果から低オーバヘッド通信機構及びメモリマッ プ通信機構によって共有メモリオーバヘッドが大きく削 減されたことがわかる。しかし、FFT や Ocean のよう な、メモリアクセスパターンによってページフォルトが 頻繁に起こるような場合は性能が向上されたものの、シ ステムのボトルネックが解消されず充分な高速化が得ら れなかった。この場合は通信コストが小さくなるがメモ リコンシステンシ管理のソフトウェア処理コストがボト ルネックになってしまう。



今後の課題

ページベースソフトウェア DSM の性能を向上させる には通信ネットワークの部分の高速化だけでなく、メモ リコンシステンシ管理のソフトウェア処理の部分も充分 小さく抑える必要がある。このため今後の課題として以 下のような点があげられる。

- アーキテクチャ的なサポートを利用し、その特徴を 最大に利用できるコンシステンシプロトコルを開 発する。
- アプリケーションの特徴を理解し、ページベースの ソフトウェア DSM に適用すると 充分高い、 computation to communication ratio が得られるかど うかを調べる。得られない場合は アルゴリズムを 考え直すか、 computation to communication ratio が低いところだけを逐次実行させる、などの対策が 考えられる。

参考文献

- Angelos Bilas and Jaswinder Pal Singh. ^r The Effects of Communication Parameters on End Performance of Shared Virtual Memory Clusters J. Proceedings of Supercomputing 97, San Jose, CA, November 1997.
- [2] Nanette J. Boden, Danny Cohen, Robert E. Felderman, Alan E. Kulawik, Charles L.Seitz, Jakov N. Seizovic, Wen King

Su. ^rMyrinet – A Gigabit-per-Second Local-Area Network J. *IEEE Micro*, 15(1):29-36, February 1995

- [3] Marco Fillo and Richard B. Gillett. ^r Architecture and Implementation of MEMORY CHANNEL 2 J. Digital Technical Journal, Volume 9, Number 1, 1997.
- [4] Liviu Iftode, Cezary Dubnicki, Edward W. Felten and Kai Li. ^r Improving Release-Consistent Shared Virtual Memory using Automatic Update J. 2nd IEEE Symposium on High-Performance Computer Architecture, February 1996
- [5] Liviu Iftode, Jaswinder Pal Singh, Kai Li. ^r Understanding Application Performance on Shared Virtual Memory J. Proceedings of 23rd Annual Symposium on Computer Architecture, May 1996
- [6] Pete Keleher. ^r Distributed Shared Memory Using Lazy Release Consistency J. PhD Thesis, Rice University, December 1994.
- [7] Leonidas Kontothanassis, Galen Hunt, Robert Stets, Nikolaos Hardavellas, Michal Cierniak, Srinivasan Parthasarathy, Wagner Meira, Sandhya Dwarkadas, and Michael Scott. VM-Based Shared Memory on Low-Latency, Remote-Memory-Access Networks ... Proceedings of the Twenty-Fourth International Symposium on Computer Architecture, pages 157-169, Denver, CO, June 1997.
- [8] Steven Cameron Woo, Moriyoshi Ohara, Evan Torrue, Jaswinder Pal Singh, and Anoop Gupta. ^r The SPLASH-2 Programs: Characterization and Methodological Considerations J. Proceedings of the 22nd Annual International Symposium on Computer Architecture, June 1995
- [9] Yuanyuan Zhou, Liviu Iftode and Kai Li. ⁷ Performance Evaluation of Two Home-Based Lazy Release Consistency Protocols for Shared Virtual Memory Systems_J. Proceedings of the Operating Systems Design and Implementation Sysmposium, October 1996