

PIEの構造メモリ試作ハードウェアの ソフトウェア全体について

猪股 宏文, 平田 圭二, 田中 英彦
(東京大学 工学部)

我々は高並列エンジンPIEの構造メモリ試作ハードウェアの開発を行っている。構造メモリ試作ハードウェアとは、PIEで構造データ共有方式を支援するための構造メモリと、その性能の評価に必要な推論ユニットから構成されている実験システムである。ハードウェアの開発及び評価に伴い、色々なソフトウェアを開発した。それらのソフトウェアには、ハードウェアモニタ、マイクロアセンブラ、専用ハードウェアの制御のためのマイクロプログラムや推論ユニットシミュレータ等がある。以下では、それらのソフトウェアについて報告する。

THE WHOLE SOFTWARE FOR A STRUCTURE MEMORY PILOT MACHINE

Hirofumi INOMATA, Keiji HIRATA and Hidehiko TANAKA

Faculty of Engineering, University of Tokyo, 3-1 Hongo
7-chyome, Bunkyo-ku, Tokyo 113, Japan

We have developed a Structure Memory Pilot Machine for a Parallel Inference Engine -PIE-. This pilot machine is an experimental system consisting of a Structure Memory and an Inference Unit for evaluating the Structure Memory. This paper presents the whole software developed for this system. These software include a monitor for debugging the hardware, a translator for microprogramming language, microprograms for the Structure Memory and part of the Inference Unit, a simulator for the Inference Unit, etc.

1. はじめに

現在、我々は高並列エンジンPIE [1] の研究を進めている。PIEはゴール書き換えモデルに基づき論理型プログラム言語を高速かつOR並列に実行するマシンである。

PIEに構造データ共有方式を導入すると、大規模な構造データが出現した場合でも高い処理能力を維持することがソフトウェアシミュレーションによって確認されている [2]。PIEにおいて構造データ共有方式を支援するには、Ground Instance 格納用の共有メモリとして構造メモリ (Structure Memory) の導入が不可欠であり [3]、現在試作が進められている [4, 5, 6, 7]。本稿では、構造メモリ試作ハードウェアにおけるソフトウェアについて報告する。

2. 構造メモリ試作ハードウェアの概要

構造メモリ試作ハードウェアは、PIEに構造データ共有方式を導入したときの現実的なデータを測定するための実験システムである。各部の構成を図1で示す。

構造メモリ試作ハードウェアは、大きく分けて構造メモリ (SM)、推論ユニット (IU) とホストコンピュータ (HOST) の3ブロックから構成されている。SMとIUは、Lazy Fetch Network (LFN) でむすばれている。また、SMとIUはホストコンピュータから直接制御できるようにそれぞれがホストコンピュータにつながれている。

SMは、全てが専用ハードウェアで生まれ、SMLFとSMManとMemoryの3つのブロックから構成されている。SMLFはIUからのLazy Fetch (LF) の処理を専用に行う。SMManは、RCの更新、GIの格納と空アドレス (EA) の管理を行う。MemはSMのメインメモリを示していて、ここにGIが格納される。

IUは、専用ハードウェアと市販されている68Kボードコンピュータから構成されている。実際のPIEのIUは、単一化プロセッサ (UP) とメモリモジュール (MM) と定義節メモリ (DM) とアクティビティコントローラ (AC) から構成されている。本システムでは、構造メモリを支援するのに必要な部分 (IUの一部) を専用ハードウェアで構成し、その他の部




図1. 構造メモリ試作ハードウェアの全体構成

分を68Kボードコンピュータでシミュレーションする。また、SMとIUにあるIFはHOSTとインタフェースするためのハードウェアである。SMとIUの専用ハードウェアはそれぞれマイクロプログラム制御方式を採用し、シーケンサとしてAm2910を用いている。マイクロ命令コードフォーマットは水平型に近いものである。また、それぞれの専用ハードウェアには演算ユニットとしてAm29116を用いている。本試作ハードウェアに必要とされるソフトウェアは、SMとIUの専用ハードウェアの制御のためのマイクロプログラムとIUの68Kボードコンピュータで走らせるための推論ユニットシミュレータ[7]と更にこれらを開発するためのツールとしてのソフトウェアがである。

3. ソフトウェア開発環境

我々は、ソフトウェアの開発が円滑に行えるように環境を整えている。ホストコンピュータのCPUは68010であり、OSはUNIX4.1BSDである。全てのソフトウェアはUNIXの上で操作管理されていて、マイクロプログラム以外のソフトウェアは全てC言語とUNIXユーティリティによって開発されている。特に、UNIX4.2BSD以降支援されているMMAPシステムコール[8]を本ハードウェアを制御するためにUNIX4.1BSDに移植している。以上のようなホストコンピュータの上で(1)ハードウェアモニタ、(2)マイクロアセンブラ[6]、(3)ローダ、(4)マイクロシミュレータの4つのソフトウェアをツールとして開発した。以下で、それぞれのソフトウェアの簡単な紹介をする。

3.1. ハードウェアモニタ

このソフトウェアは、構造メモリ試作ハードウェア全体の資源つまりメモリ、データレジスタ、制御レジスタ、状態レジスタ等に端末からデータが読み書きできるようにするためのものである。アクセス可能な資源はホストコンピュータからみると1つのアドレス空間にマッピングされていて、1つのアドレスを与えると目的の資源をアクセスすることができる。このソフトウェアを開発するに当って、MMAPシステムコールを用いている。このソフトウェアは、特にハードウェアのデバッグに用いられている。

3.2. マイクロアセンブラ

このソフトウェアは、UNIXのLEX/YACCユーティリティ等を用いて開発した。マイクロプログラムの必要な部分はSMに2種類とIUに1種類ある。それらの制御するハードウェアはそれぞれ異なっているので、マイクロアセンブラも3種必要である。我々は、マイクロプログラムの開発が円滑に行われるよ

うに、マイクロアセンブラのニーモニックは共通した形式に統一している。マイクロアセンブラのニーモニックとしては、マイクロアセンブラ自身の開発の容易性と見安さの点からProlog-likeな形式を採用している。

1ステップのマイクロ命令コードに相当するマイクロアセンブラのステートメントは以下のようである。

$OP_1(ARG_1), OP_2(ARG_2), \dots, OP_N(ARG_N);$

OP_i : 操作名

ARG_i : アーギュメント ($i, N=1, 2, 3, \dots$)

操作名に対しては純粋な操作の名称のみではなく、その操作が対象となる資源の名称も用いられる。以下では、幾つかのニーモニックについて説明する。

(1) データ転送の制御

$movea(SRC, DST_1, DST_2, \dots, DST_N),$

$moved(SRC, DST_1, DST_2, \dots, DST_N),$

SRC: Source Storage

DST_i : Destination Storage ($i, N=1, 2, \dots$)

IUとSMのどれも2つのバスを柱として構成されているので、それらにそれぞれAとBという名称を付け、それらを仲介してデータを転送するときにそれぞれmoveaとmovedを用いる。各データレジスタはSRCとDSTに同一のレジスタを指定することによってリードモディファイライトの指定が可能である。

(2) シーケンサの制御

$seq(Ins, \dots),$

Ins: Instruction

シーケンサの命令の名称をAm2910aのマニュアル[9]によっている。この役割は、主に条件分岐命令、無条件分岐命令、サブルーチン分岐命令等の指定を行う。

(3) 連想メモリの制御

$cam(Sel, Ins, \dots),$

Sel = LFBT or RCB

Ins: Instruction

連想メモリはNTT厚木通研で開発されたAPLIを

用いている[10]。

(4) その他

以上説明したニーモニックの他にそれぞれのハードウェアに特有のものもある。IUの専用ハードウェアでは、68Kボードコンピュータとインタフェースするために、68Kからのリクエストフラグ等リセットするためのニーモニックがある。

本マイクロアセンブラでは分岐先アドレス等にラベルを用いることができる。また、ラベルを数値のマクロとして用いることもできる。

また、シーケンサには多分岐命令があり、それを支援するために多分岐アドレステーブル(メモリ)にあらかじめ分岐先アドレスを設定する必要がある。この設定をするための疑似命令がある。

実際にアセンブラから出力されるオブジェクトはダンプリストのようなASCIIコードの数字列の形にした。これは、マイクロアセンブラ自身のバグの発見を迅速に行うためである。以上説明したマイクロアセンブラは、制御用マイクロプログラムをアセンブルする以外に、ハードウェアのデバック用のマイクロプログラム等にも用いられる。

3. 3. その他

我々は、上の2つのソフトウェア以外にローダとマイクロシミュレータを製作した。

ローダは、マイクロアセンブラの出力したオブジェクトを実際の専用ハードウェアのWCSにロードするためのソフトウェアである。また、ローダに入力するファイルにデータを加えることによって、マイクロプログラムのオブジェクトのロードと同時に各レジスタやメモリ等にデータを書き込ませることもできる。

マイクロシミュレータは、マイクロプログラムのオブジェクトを入力すると、各専用ハードウェアの動作をシミュレーションし、マイクロ命令コードの簡単な逆アセンブラをする機能も有しているソフトウェアである。これは、ハードウェアがある程度動作するようになるまで、マイクロプログラム等をデバックするために製作された。

4. 制御用マイクロプログラム

SMはSMLFとSMManの2つのブロックから構成されていて2種の制御用マイクロプログラムが必要であるが、それぞれのブロックは機能別に分割されているので、機能(サブコマンド)別に制御用マイクロプログラムのアルゴリズムを簡単に説明する。SMの2つのブロックのうちSMLFはLazy Fetchを専門に処理するブロックである。また、IUの制御用

マイクロプログラムについても以下で機能別にアルゴリズムを説明する。機能としては、SMとIUのそれぞれに(1)Lazy Fetch(LF)、(2)参照カウンタ(RC)の管理、(3)GIの格納と(4)空アドレス(EA)の管理に相当する4つのものがそれぞれある。RCはガベージコレクションのために用いられる。

4. 1. 構造メモリのマイクロプログラム

SMは、IUからのコマンドパケットとLFNアビタからの指示によってどのサブコマンドを実行するかを決定する。サブコマンドは、(1)LF、(2)RCの更新、(3)GIの格納、(4)EAの管理の4つである。

(1) Lazy Fetch(LF)

SMLFは、busy waitでIUからLFNBufにデータが到着しているのを知らせる条件分岐信号がactiveになるのを待つ。LFNBuf内のデータのタグ部を見てそれがリストであるかベクタであるかの検出をして、各々の処理ルーチンへ実行を移す。IUに返すデータはメモリに格納されていてそれを指すポインタはインクリメンタブルな専用レジスタ(LFR)に格納されているので、連続したデータの読み出しは1語1ステップで行える。リストデータの読み出しには、9ステップ、サイズnのベクタデータでは(n+8)ステップかかる。

(2) 参照カウンタ(RC)の更新

SMManは、Reference Count Queue(RCQ)にバッファリングされているRC命令を1つ処理する毎にIUからコマンドパケットが到着しているかを検査する。コマンドパケットが到着している場合はコマンドパケットの処理を行い、到着していない場合はRC命令の処理を続行する。ここでコマンドパケットの処理とは、それを各サブコマンドの処理できるような形に展開することであり、RC更新のサブコマンドに対してはRC命令のコマンドパケットをRCQにバッファリングする操作に相当する。

また、RCの処理に対してその処理結果をIUに折り返して確認することを行わないので、IUはRC命令の送時のタイミングに注意する必要がある。任意のタイミングで行うと、SMとIUの間のRCの一貫性が崩れる場合がある。これについては、5.で説明する。

(3) Ground Instance(GI)の格納

SMに格納されるGIは空アドレスを伴ったコマンドパケットとして送られてくる。空アドレスは、Address Translation Table(ATT)のアドレスである。

実際には、GIは ATTに登録されているアドレスに書き込まれる。そして、そのGIに対するRC命令を RCQにpushして処理を終える。従って、ベクタデータに対しては、それが送られてきた時点でVari-size Cell Memory (VCM)領域に動的に割付られる。VCMの空領域はサイズ毎の自由リストで管理されている。また、リストデータはList Memory (LM) 領域に格納され、その空領域は自由リストで管理されている。リストデータは6ステップ、サイズnのベクタデータは(n+14)ステップで処理が終了する。ATTとVCMとLMはメインメモリの上に割付られている。

(4) 空アドレス(EA)の管理

IUから空アドレスの要求があった場合、リスト型かベクト型かに従って空アドレスバッファ(EAOB)から一定個数のEAを取り出しバケットの形でそのIUに返送する。EAOBには、ガーベジコレクションによって回収されたEAの一部を常に一定個数以上バッファリングする。

以上の4つのサブコマンドをSMは管理している。また、アルゴリズムからの処理速度の概算によるとIUが16台のときでも性能の低下が起きない[6]。

4. 2. 推論ユニット(IU)のマイクロプログラム

IUの専用ハードウェアは、68Kボードコンピュータからの指示によってその動作を決定する。専用ハードウェアの機能は、(1) LF、(2) RCの管理、(3) GIの格納、(4) EAの管理の4つである。

(1) Lazy Fetch(LF)

LFの要求を受ると、要求されているGIが Lazy Fetch Buffer (LFB)にバッファリングされているかをLazy Fetch Buffer Table(LFBT)で検索する。LFBTには連想メモリが用いられ、最大128個までのGIノードを登録できる。バッファリングされていれば、それが格納されている LFBのアドレスを68KCPUに返して処理を終了する。バッファリングされていないならば、LFの要求をSMに送出し、要求したGIの到着を待つ。SMからGIが到着すると、それをLFBにバッファリングし、LFBTに登録し、それを格納した LFBのアドレスを68KCPUに返して処理を終了する。

(2) 参照カウンタの(RC)管理

IUからRC命令の指示を受ると、SMのアドレス毎にReference Count Buffer(RCB)にそのRC命令をバッファリングする。RCBには連想メモリが用いられ、128個までのGIノードに対するRC命令をバッ

ファリングできる。もし、RCBに自由領域がなくなると、あるサイズ以上の自由領域をつくるために、バッファリングされているRC命令をコマンドバケットの形にして、Command Output Buffer(COB)にSMへの送出手続きのためにバッファリングする。実際のコマンドバケットのSMへの送出手続きは68KCPUからの指示によって起動する。

(3) Ground Instance(GI)の格納

GIの格納の要求を受ると、Empty Address Buffer (EAB)からGIの空アドレス(EA)を取り68KCPUに返す。そして、Ground Instance Buffer(GIB)に格納されているGIとそのEAを組にしたコマンドバケットの形でCOBにバッファリングする。GIBには切り分けられたGIをあらかじめ68KCPUがバッファリングしておく。このコマンドバケットはRC命令のコマンドバケットと一緒に68KCPUの指示でCOBからSMに送出される。

(4) 空アドレス(EA)の管理

空アドレスは常に一定以上の個数 EABにバッファリングされている。EABにバッファリングされているEAがある個数を下回るとEAの要求命令のコマンドバケットをCOBにバッファリングする。SMからEAがコマンドバケットの形で返送されてくると、それを展開してEABにEAをバッファリングする。EAの量の検査は、EABからEAを取り出すときに行う。

また、EAには格納するGIがリスト型かベクト型かで2種類ある。

4. 3. その他

以上の4つの機能をマイクロプログラムで実現している。実際の68KCPUとのインタフェースでは(1) LF、(2) RC命令、(3) GIの格納、(4) コマンドバケットの送出手続きという4つのサブコマンドを用いている。また、RC命令に関しては1つのGIノードに対するRCのインクリメントとデクリメントの2種類のみを用いている。これはUPの処理によって、その処理は5.で説明される。

以上の制御用マイクロプログラム以外にハードウェアをデバッグするために幾つかの簡単なマイクロプログラムを製作している。これには、シーケンサや演算ユニットや連想メモリのようにインストラクションコードによって動作するものに対して個別に色々な命令を送って動作を確認するためのものなどがある。実際の動作確認は、マイクロプログラムをステップ動作させハードウェアモニタでそれぞれのレジスタやメモリの内容をモニタすることや、ロジックアナライザやシンクロスコープによってそれぞれの信号を直に検査することによって行っている。

5. 推論ユニット(IU)シミュレータ

以下では、IUの68Kボードコンピュータのためのプログラムについて説明する。このシミュレータを開発するに当たって1つのハードウェアイメージを仮定している。このプログラムはホストコンピュータ上で開発し、そのオブジェクトを68Kボードコンピュータにロードして実行する。現在はデバッグを兼ねてホストコンピュータ上で実行している。

5.1. 推論ユニットのハードウェアイメージ

図2にシミュレーションするハードウェアイメージを示す。PIEのIUは、単一化プロセッサ(UP)とメモリモジュール(MM)と定義節メモリ(DM)とアクティビティコントローラ(AC)から構成されている。1点鎖線で囲まれた部分がUPであり、特に点線で囲まれた部分は専用ハードウェアをであり、残りの部分がソフトウェアでシミュレートされる部分[11]である。68K CPUと専用ハードウェアの間のデータの受け渡しには、レジスタではg_cellとRC_reg、

メモリではLFBとGIBが用いられ、制御レジスタで専用ハードウェアに指示を与える。MMは2つの動作モードを持っていて、(1) FIFOの動作、(2) 最後に入力したゴール節を最初の出力するゴール節単位のLIFOの動作のどちらかを選択することができる。これは、広さ優先の実行と深さ優先の実行との切り換えができるようにするためである。DMについては、定義節単位に読み込めるようなメモリを仮定している。ACについては特にハードウェアの仮定はしていない。

5.2. シミュレータのアルゴリズム

以下では全体的な処理の流れとして広さ優先実行のアルゴリズムについて簡単に説明し、ユニフィケーション(単一化)とリダクション(縮退)のそれぞれのアルゴリズムについて説明する。

5.2.1. 全体的な処理の流れ

リーダーがPrologのプログラムをDMに書き込み、初期




図2. 推論ユニットのハードウェアイメージ

ゴールをMMに書き込むと実行が起動される。

まず、MMからGPLMにゴール節をコピーし、DMからDTLMに定義節をコピーする。

次に、UPが単一化を行う。単一化が失敗した場合は、次の定義節をDMからコピーしてきて再度単一化を行う。全ての定義節について単一化を試みてしまった場合は、新たなゴール節をMMからコピーしてきて再度初めの定義節から単一化を行う。単一化が成功した場合は、UPは縮退を行う。新たに生成されたゴール節があればMMに出力する。

そして、次の定義節をDMからコピーしてくるか、全ての定義節について単一化を試みてしまった場合は新たなゴール節をMMからコピーしてきて再度初めの定義節をコピーしてきて単一化の操作からMMにゴール節が無くなるまで繰り返す。

SMへのコマンドパケットの送出手間はそのタイミングに注意が必要である。もし任意にコマンドパケットをSMへ送出すと、SM上のまだ必要とされるGIに対するRCが途中で零になるようなことが起きる可能性がある。このシミュレータでは、単一化の失敗の後と新ゴール節のMMへの出力の後という推論サイクルの終了時毎にコマンドパケットがSMへ送出手間される。こうすると、SM上RCが途中で零になるようなことは起きない。

5.2.2. ユニフィケーション (単一化)

従来のアルゴリズム[12]からSMを支援するために付け加えた部分について説明する。

ほとんど変更は無く、ゴール節のセルとそれに対応する定義節のセルを比較(ユニファイ)するときそれらのセルがSMのアドレスであれば、Lazy Fetch(LF)の要求を専用ハードウェアに対して行う。その比較には専用のタグ検出回路を用いて、その結果で多条件分岐命令を行い各処理を行うと仮定している。また、もし最後の定義節との単一化であればそれらのSMのアドレスに対する参照カウンタ(RC)のディクリメント命令を専用ハードウェアに送る。これは、最後の定義節との単一化が終了すると元のゴール節は消滅するので、その中に含まれているSMのアドレスに対してその参照の数が減ったことをSMへ知らせることである。

処理速度は、LFのために専用ハードウェアが必要とする処理ステップ数を従来の単一化の処理ステップ数に加算したものである。従って、LFが発生しない場合従来の処理速度と全く等しくなる。これは、ゴール節と定義節おそれぞれのセルを比較して行う多条件分岐命令の飛び先を従来のものより増やすことによって実現される。

5.2.3. リダクション (縮退)

これについても、単一化の説明と同様に追加点を重点に説明する。この操作には(1) RCのインクリメント命令発行、(2) GIの切り分けの操作の2つが追加される。

RCのインクリメント命令の発行は元のゴール節から新しく生成されるゴール節にSMのアドレスがコピーされたときに起きる。

GIの切り分けの操作は、新ゴール節の生成と同時に進行される。元のゴール節と定義節からセルデータが新ゴール節にコピーされて操作が進むが、構造データに関しては、コピー先を新ゴールの形成場所であるOBUFとGIBの2箇所にマルチキャストしておき、それがGIであるか否かが判断できたところで、2箇所にマルチキャストした内のどちらかを元に戻すという操作を行う。もしGIであった場合、OBUFに既に書き込まれてしまったGIを消去して専用ハードウェアにGIの格納の要求を送り、その結果としてEAを受け取る。受け取ったEAはOBUFの消去されたGIの代わりにOBUFに出力する。GIでなかった場合は、GIBに既に書き込まれてしまった構造データを消去する。構造データの消去にはOBUFとGIBのどちら場合も、消去すべきデータの先頭アドレスを前以てレジスタに格納させておいて、それを自由領域先頭アドレスを格納するレジスタに転送するだけで良い。縮退の実行は構造データの頭から深さ優先に新ゴール節にコピーしていくので、GIとしては構造データのボトム部分が深さ1段のGIとして検出され切り分けられる。以上の実行を現実するためにも、単一化のとき同様各多条件分岐命令の飛び先を増やしている。

以上のような操作を従来に縮退のアルゴリズムに加えた。処理速度に関しては、UPの本体と専用ハードウェアの部分はゲートによって接続されているという仮定をしているので、もし専用ハードウェアで前に要求した命令の処理が終了する前に何か要求が発生させると、それがUPの処理をウェイトさせる原因となる。

5.3. シミュレータの実行

このシミュレータの実行速度はUPのクロック周波数が5MHzとしたときに、ホストコンピュータ上の実行で約1000倍遅くなる。これに、各種専用ハードウェアへの要求の発生間隔等のデータをファイルに出力させると、4000倍から10000倍ぐらゐの実行時間を必要とする。現在、ホストコンピュータ上で解以外のデータを出力させない状態で8QUEENSの例題の規模まで実行できることは確かめている。

また、このシミュレータはSMのあるときの実行と無いときの実行が両方できるようになっているの

で、SMによる性能の向上の測定はこのシミュレータ1つで行うことができる。

6. おわりに

現在、SMとIUの専用ハードウェアの一部とIUの制御用マイクロプログラムがデバッグ中である。それらのデバッグが終了しだい、SMとIUの通信のトラフィック量等のデータや全体的な性能の測定を行う予定である。データを取る場合、走らせるPrologのプログラムに結果が相当依存すると思われるので、それについて現在考慮中である。

謝辞

NTT厚木通信研究所集積回路応用研究室の小倉武氏他の皆さまの御厚意で、連想メモリの使用ができ、その使用に際してはいろいろとアドバイスを頂き、深く感謝致します。また、日頃から貴重なアドバイスを頂くPIEの研究プロジェクト“SIGIE”のメンバー諸氏に感謝致します。

<参考文献>

- [1] T.Moto-oka et al. "The Architecture of A Parallel Inference Engine -PIE-" FGCS'84. ICOT.
- [2] 平田他, "高並列推論エンジンPIEにおける構造データの効率的な処理方式について", 信学技報, EC83-38.
- [3] 平田他, "PIEにおける構造メモリの構成について", アーキテクチャワークショップ'84, 情報処理学会.
- [4] 平田他, "PIEの構造メモリ試作ハードウェア～全体構成～", 第32回情報全大, 1R-1.
- [5] 猪股他, "PIEの構造メモリ試作ハードウェア～推論ユニット～", 第32回情報全大, 1R-2.
- [6] 平田他, "PIEの構造メモリ試作ハードウェアのマイクロプログラム", 第33回情報全大, 5B-2.
- [7] 猪股他, "PIEの構造メモリ試作ハードウェアの推論ユニット側ソフトウェア", 第33回情報全大, 5B-3.
- [8] UNIX4.2BSD System Interface Manual -System Calls, MMAP(2)
- [9] "Am2900 Family 1985 Data Book", Advanced Micro Device, INC. (1985)
- [10] 小倉他, "大容量連想メモリLSIの構成とその応用手法", 信学技報, CAS84-192.
- [11] 小池他, "PIEの単一化プロセッサ～システム構成～", 第28回情報全大, 6F-6.
- [12] 湯原他, "高並列推論エンジンPIEの単一化プロセッサと縮退アルゴリズム", 信学技報, EC83-30.