

PIEの構造メモリ試作ハードウェア の設計について

A Design of Structure Memory Pilot Machine of PIE

平田 圭二、猪股 宏文、垂井 俊明、松原 健二、
Keiji Hirata, Hirofumi Inomata, Toshiaki Tarui, Kenji Matsubara,
小池 汎平、田中 英彦、元岡 達
Hanpei Koike, Hidehiko Tanaka, Tohru Moto-oka

東京大学 工学部
Faculty of Engineering, The University of Tokyo

1. はじめに

現在我々は高並列推論エンジンPIE [1]の研究を進めている。PIEはゴール書き換えモデルに基づき論理型プログラミング言語に内在するOR並列性を最大限に活かしつつ、高速に処理を行うマシンである。

PIEに構造データ共有方式を導入すると、大規模な構造データが出現した場合でも高い処理能力を維持できることは、ソフトウェアシミュレーションによって確認した [2]。構造データ共有方式を効率良く実現するためには、Ground Instance 格納用の共有メモリとして、構造メモリ (Structure Memory : SM) の導入が不可欠である [3]。本稿では現在試作中のPIEの構造メモリ試作ハードウェア [4] [5] について報告する。

2. 構造データ共有方式について

2.1 基本操作

構造データ共有方式とは推論ユニット (IU) 間で転送される基本処理単位 (ゴールフレーム : GF) に含まれる構造データの内、Ground Instance (GI) の部分のみを切り分け、メモリに格納し、GFはそれを指すポインタだけ持ち運ぶ方式である。ポインタだけ持ち運び、OR並列処理を行う結果としてGF間でのGIの共有が生じる。この構造データ共有方式によって縮退、転送時間の短縮を図ることができる。構造データ共有方式を導入したPIE (PIE-II) は、16台のIU毎に1台のSMを置いた、階層構成のアーキテクチャを持つ (図1)。GIの処理のため、SM-IU間でコマンドやデータの転送などを行う基本操作として以下の4つを定めた。

① Lazy Fetch

単一化時、必要となったSM中の構造データをIUに読み出すことをLazy Fetch (LF) と呼ぶ。IUはGIのアドレスをLFネットワーク (LFN) に送出し、SMはそれに対しGIを1ノードだけ返送する (図2)。

Definition : $app([HIA], B, [HIC]) :- \dots$

Goal : ?- $app(\dots, X, Y), \dots$




Fig.1 Global Architecture of PIE-II




Fig.2 Lazy Fetch

② Ground Instance の切り分け・格納

構造データがGIか否かの検査は、縮退時に新GFに含まれる構造データの末端の1ノードに対してのみ行う。従ってGIの格納は1ノードずつ実行される(図3)。




Fig.3 Cutting out and Storing of Ground Instance

③ 参照カウント命令

新GFを生成する時に参照カウント(RC)命令を発行する。IU内でバッファリングし、最適化を施し、まとめてSMに転送する。新たに生成され、SMに格納されるGIに対するRC命令はIU側で発行せず、SM内で自動生成する(図4)。





Fig.4 Processing of RC Command

④ SM空き番地管理

縮退時UPからSMにGIを格納する際に、GFがその格納番地を知る必要があるので、SMはあらかじめ空き番地(Empty Address: EA)を各IUにLFNを通して配布しておく。IUは縮退時、

格納したいGIとEAを組にしてSMに送出する(図5)。



LFN: Lazy Fetch Network
 COB: Command Output Buffer
 EAB: Empty Address Buffer


Fig.5 Management of Empty Address

これら4操作は複数のIUやSMで独立に実行されるので、SMへのアクセス競合が生じることもあり得る。

2.2 構造メモリの論理構造

SMでは、1語でシンボルや整数等を表現し、2語でリスト1ノードを表現し、複合項は引数の個数+2語で表現することとした。従ってガーベジコレクション(GC)の際、可変長ノードが存在するため、メモリ領域の圧縮が必要となる。例えばGFがメモリ上のノードのアドレスを直接指している場合は、メモリの圧縮を行う度にGF中の全ポインタを書き換えねばならない。これを避けるためにアドレス変換テーブル(Address Translation Table: ATT)を導入し、ノードの実体は可変長セルメモリ(Vari-sized Cell Memory: VCM)に格納する(図6)。GFからGIノードへは必ずATTを介してアクセスし、VCMからの参照も全てATTを介して行う。これにより、VCMの圧縮を行ってもATTだけ書き換えれば良く、SM内だけの処理で済む。

この方式では常にATTを参照する手間が必要であるが、リストノードの場合、ゴミノードは自由リストとして管理すればメモリ領域を圧縮せずに済み、ATTを介する必要性がなくなる。従ってリストノードに関する限り、リストノード専用のメモリ(Lis



LM : List Memory
 ATT : Address Translation Table
 VCM : Vari-sized Cell Memory
 RCM : Reference Count Memory
 fl : free list tag

Fig.6 Logical Image of Structure Memory

t Memory : LM) に格納し、GFから直接参照する。また複合項の場合でも、ATTを介するアクセスを高速化するために、可変長ノードの長さに関する情報を含むセル (PIEの場合は先頭のセル) だけATT上に置く方法が考えられるが、本試作機ではハードウェア上の制約からこの方法は見送った。

2.3 構造メモリのガーベジコレクション

LMとATTのGCは参照カウンタ方式 [8] で行い、ゴミのノードは自由リストで管理する。LMとATTにはエントリに対応した参照カウントメモリ (Reference Count Memory : RCM) が設けてある。参照カウンタ更新によるゼロの伝搬は Breadth Firstの順に行われる。空き番地の要求があった時に、自由リストをたぐり、予め決められた個数分の空き番地を収集する。GIの切り分け・格納は末端の1ノードに対してのみ行われるので、SM中に循環構造が出現することは無い。

VCM上のノードがゴミになるのは、それを指すATTのセルがゴミになった時である。ゴミになったVCMのノードはサイズ毎の自由リストにつなぐれ管理される [6]。VCM上にノードを割り付け

る時は通常、適合したサイズの自由リストから取り出して来るか、又はより大きなサイズのノードから切り出して来るかのいずれかである。しかし、VCMが細分化されすぎると大きなノードが割り付けられなくなってしまう。この場合は新しいVCMをもう1面用意して、そこにコピー・圧縮を行い、大きな空き領域を作らねばならない。この時はATT上のセルとそれに対応するRCMをスキャンしながら、生きているノードのみ新VCMにコピーして行く。この場合、ATTのみ書き換えれば良い。このようにサイズ毎の自由リストで可変長ノードを管理することで、VCMの割り付けが高速に実行でき、VCMのコピー・圧縮というオーバーヘッドの大きい処理をできるだけ遅らせることが可能となる。

3. 構造メモリ試作ハードウェアの全体構成と各部の機能

3.1 全体構成

本試作ハードウェアはIU1台、SM1台という構成を持ち、上記4操作を効率良く実行するための専用ハードウェアをIU側、SM側に各々持つ (図7)。




Fig.7 Block Diagram of SM Hardware Simulator

IU側でハードウェア化したのは構造データ共有方式を支援する基本的な部分のみである。即ち単一化プロセッサ (Unify Processor : UP) の内、LF、GI格納、EA管理、RC命令生成を行う部分である。UPの他の部分、定義節メモリ (Definition Memory : DM)、メモリモジュール (Memory Module : MM)、アクティビティコントローラ

(Activity Controller : AC) はマイクロプロセッサで実装した。UPではMMから取り出したGFの単一化・縮退を次々と行い、新しく生成されたGFを再びMMに戻す。例えば単一化の最中にLFを行う時は、IU側の専用ハードウェア内の特定のレジスタに読み出したいGIノードのアドレスを書き込み、LFバッファ(LFB)に答えが書き込まれるまで待てば良い。LFBはSMのキャッシュのような役割を果たし、読み出して来たGIノードを適当なタイミングまで保持する。従って同じGIノードを2回以上SMまで読み出しに行く必要はない。

SMにはLFを高速に行うためにシーケンサを2つ設けた。各々をSMLF側とSMAN側と呼ぶ。SMLF側ではLF処理のみを行い、SMAN側では2.1節の②~④に対応する処理を行う。この2つのシーケンサは同一クロックのもとで独立に動作する。従って、IUからLFNを通してSMに転送されるコマンドには、SMLFかSMANのどちらかの宛て先が必要である。

LFNはバスによって実現した。LFNアービタに対する要求は次の3通りある。

- ① LF要求 (IUから)
 - ② コマンドバケット転送要求 (IUから)
 - ③ EAバケット転送要求 (SMから)
- 優先度に関しては、①が1番高く、②③は同じであ

る。①の場合、1回の要求で、IU→SMのGIノードアドレスの転送、及びSM→IUのGI1ノードの返送が行われ、その間LFNは占有され続ける。②③の場合には、1回の要求でIU→SM又はSM→IUのバケット転送が生じる。②のコマンドバケットは、GI格納コマンド、RC命令コマンド、EA要求コマンドから成り、IU側から適当なタイミングで送出される。③はIUからのEA要求に対して、SMがEAバケットを返送する時に生じるものである。

3.2 ハードウェア構成

3.2.1 IU

本試作機のハードウェア構成を図8に示す。図8において、IUハードウェアは約500個のTTL IC (殆どALSタイプ) と28K語 (1語=4バイト) のメモリ、ALU、2個の連想メモリ (NTT厚木通研製APL1B [7]) 等から成り、ボード7枚により実装される。内部バスはバス変換回路を通してマルチバスに接続されており、さらにこのマルチバスには市販の68Kボード、512Kメモリボードも接続されており、これらでIU1台分をシミュレートする。

3.2.2 SM

SMハードウェアについては、SMLFでは約200個のTTL ICを2枚のボードに、SMANでは約400個のTTL ICを5枚のボードに実装




Fig.8 Simulator Hardware Configuration

した（ともにICは殆どALSタイプを使用）。3.1節でも述べたように、SMLFとSMANは独立に動作し、2種類の内部バスから1つの共有メモリにアクセスを行う。SMLFは読み出す一方であり、SMANは読み書き両方を行う。この共有メモリの容量は768K語（3Mバイト）であり、アクセス時間55nSのメモリICを用い、4枚のボードで実装した。共有メモリに対するアクセス競合はSMAN側がハードウェア的に検出し、1マイクロサイクル待つようにした。従ってSMLF側には共有メモリのアクセスに関してオーバーヘッドは全く無い。またSMとIUは非同期に動作する。

3.2.3 ネットワーク

ネットワークアービタはリングカウンタを基本とした回路を用いた。優先度が2段階あるため、2つのリングカウンタを外付回路により結合し所定の機能を実現した。リングカウンタのクロック周波数だけ20MHzとしたので高速なアービトレーションが行える。ネットワークのバス幅は47ビットであり、その内訳は次のようになっている。

- a. データ線 32ビット：
ワードシリアルな伝送が可能である。
 - b. 送信相手ユニット番号 6ビット：
SMLF、SMAN、IUの識別番号が割り振られる。
 - c. ネットワークステータス 4ビット：
ネットワークの動作モードや、転送されているデータの種類等を示す。
 - d. 制御線 5ビット：
ストローブ線、受信側FIFOのfull/emptyのフラグ等がある。
- LFNの転送速度は5M語/秒（20Mバイト/秒）である。

3.2.4 テスト及びデバッグ環境

本試作機では、プログラムの開発、変更から実行までが一貫して容易に行えるよう、デバッグやテストをハードウェア的に支援した部分がある。それは、

- ▷ IU、SM、LFNアービタに含まれるハードウェア資源がすべてホスト計算機からアクセスできるようにした、
 - ▷ アービタ内に、ネットワーク上にテスト用のパケットを送出できるようなハードウェアを設けた、
 - ▷ ALUや連想メモリだけに命令を与え、任意に単独動作させることができる、
- 等である。従って高速なマイクロプログラムの転送及びロード、ハードウェア診断、ユニットの単体動作確認等が簡便に行える。

3.2.5 その他

本試作機にはシーケンサICがIU1台当たり1個、SM1台当たり2個の計3個使用されている。いずれもAMD社のAm2910Aであり、クロック5MHzで動作する。各ハードウェアのマイクロ命令長はIUが168ビット、SMLFが92ビット、SMANが128ビットである。シーケンサ、ALU等には同じLSIを用いている。どの場合についても、シーケンサの命令（条件分岐に関するフィールドも含む）に20~40ビット、ALUの命令に50ビット、バスとのゲート開閉用信号に10~30ビット程度要している。マイクロ命令はほぼ水平型に近い構造をしている。これは本シミュレータが試作機であり、将来、マイクロ命令体系の変更等に柔軟に対処する必要があるためである。従って命令のコード化、重畳化はなるべく抑えた。

コマンドの種類による分岐、タグの種類による分岐等の多重分岐に対応して、マルチウェイジャンプの機能を設けた。4WayのマルチウェイジャンプがIU側で4か所、SM側で64か所使える。

試作機内では1語が32ビットから成り、上8ビットがタグ部、下24ビットがデータ部として使われる。特にSMの共有メモリにアクセスする時はデータ部のサブフィールドがボード番号等の意味を持つ（図9）。




Fig.9 Word Configuration

4. IUハードウェアの内部構成

4.1 IUハードウェアの概略

IUハードウェアはLF、GI格納、RC命令のバッファリング及び最適化、EAのバッファリング、コマンドパケットの生成を行う。図10にその内部構成を示す。ABus、DBusの幅、レジスタ長は32ビットである。RCreg、GIB、LFB、EA B、g-cellは68Kマイクロプロセッサから読み書きされるレジスタであり、データの受け渡しに使われる。CAMtop、GIptr、COBtopは自動イ




Fig.10 IU hardware Block Diagram

ンクリメントが可能である。ALUには多機能なAm29116(16ビット幅)2個を縦続に接続し32ビット幅として使い、上位と下位で全く独立に動作させることができる。またALU中には32語のレジスタファイルがあり、定数の保持や通常のレジスタとして用いるには十分なので、他にレジスタは設けなかった。IUハードウェアは通常アイドルの状態にあり、レジスタやバッファは68Kマイクロプロセッサから自由にアクセスできる。LF等の処理を行う時には68Kマイクロプロセッサが所定のレジスタに値を設定し、シーケンサに割り込みをかける。

4.2 LF

LFに関連するレジスタ及びバッファはg-cell、LFBT、LFB等である。

▷g-cell: 68KマイクロプロセッサからLFしたいSMの番地が書き込まれる。そしてLFの処理が終了すると、答えとしてLFしたGIノードの格納されているLFBの番地が入る。

▷LFBT(LFBテーブル): LFB中にあるGIノードのSMでの番地を持つ。LFBTのエントリ位置とLFBのエントリ位置は対応しており、LFBTにおいてエントリされていないセルにはnilが書き込まれる(図11)。連想メモリで実装されているので表検索は1μステップ(200nS)で完了する。LFBTの大きさは128語である。親GFがすべての子GFを作り終えた時点でクリアされる。

▷LFB: LFされたGIノードの実体が格納される。小さなGIは先頭から128セル以内の領域に格納されるのに対し、大きなGIについてはそ

こに間接ポインタが埋め込まれ、実体は128番地以降に格納される。

LFは以下の手順で実行される。

- ①g-cellに書き込まれたGIのSM中の番地がLFBT中にあるか否かを検索する。
- ②もし該当番地が存在したら、その番地を格納しているLFBTセルのインデックスを答えとしてg-cellに書き込む(終了)。
- ③もし該当番地が無い場合は、LFNlatchにSMの番地を書き込みLFNの要求を行う。SMからの返送を待つ間、LFBT、g-cellに値の書き込みを済ませておく。
- ④SMから送られて来たGIはFIFOに入るので、それをLFBの所定の位置に格納する(終了)。

4.3 GIの格納

GIの格納に関連するレジスタ及びバッファはGIB、GIptr、COB、COBtop、EAB等である。

▷GIB(GIバッファ)、GIptr: GIBは68Kマイクロプロセッサから格納したいGIを受け渡されるバッファである。GIptrは読み書きの際のインデックスレジスタとして用いられる。

▷COB(Command Output Buffer)、COBtop: GIB中のGIノードはEAB(EAバッファ)から取り出されたEAと組にしてCOBに転送される。

▷EAB: SMから渡されたEAを格納するバッファである。EAはGIを格納する時に取り出され、GFに埋め込まれるのと同時に、GIと組にしてCOBに転送される。

4.4 参照カウント命令の管理

参照(RC)カウント命令に関連するレジスタ及びバッファはRCreg、RCB、CAMtop等である。

▷RCreg: 68Kマイクロプロセッサから縮退時にSMアドレスと±1が書き込まれる。

▷RCB(RCバッファ): 上8ビットが参照カウンタを更新する値、下24ビットがSMの番地を表す。連想メモリで実装されているので、SM番地の検索は1μステップで完了する。

▷CAMtop: RCB内で次にどのセルに書き込むかを表わすレジスタである。

RCBの更新は以下の手順で実行される(図12(a))。

- ①RCregに書き込まれたSMの番地がRCB中にあるか否かを検索する。この時あらかじめ上8ビットが+1か-1かで分岐しておく(図中Algor




Fig.11 Operation on LFBT and LFB

ithm1、2行目)。

- ②もし該当番地があった場合は、そのインデックスをRAに読み出し、同時に該当セルをRCregに読み出す(3行目)。
- ③①の分岐が+1か-1かに従い、RCregの上8ビットを更新する(4行目)。
- ④RAで示されるRCBの中のセルにRCregの内容を書き込む(5行目)(終了)。
- ⑤①でもし該当番地が無い場合は、CAMtopで指されるセルにRCregを書き込みCAMtopを+1する(終了)。

RCBからCOBにRC命令を転送する場合、参照カウンタの更新値が零の命令はSMに送る必要が無い。連想メモリを使用したために、非常に少いオーバーヘッドでこのような命令を取り除くことができた。以下RC命令の転送手順を述べる(図12(b))。

- ①上8ビットが零であるようなセルを検索する(図中Algorithm1~3行目)。
- ②該当セルを全てinactiveにする(4行目)。
- ③残りのactiveなセル全てを選択する(5、6行目)。
- ④選択されたセル全てを読み出す(7行目)(終了)。




Fig.12 Updating and Reading Out RCB

4.5 構造メモリの空き番地の管理

空き番地(EA)の管理に関連したバッファはEABである。

▷EAB:リストのGIノード又は複合項のGIノードを格納するために用いられるLMのEAとATTのEAが格納されており、必要に応じて読み出される。EAB中のEAがある一定個数以下になると、SMに対してEAの要求を行う。

4.6 その他

ネットワークからのデータ受信はシーケンサと非同期に行われる。FIFOにそのデータが格納されると条件フラグの1つがONになる。ネットワークヘータを送信する時は、アービタに要求を出しAckが返って来た後、DBus上に送信したいデータを出力し、Gateを開ける。

TagCheckerは1ステップでタグ部(語の上8ビット)の判定ができるので、その出力は条件分岐する場合に用いられる。

シーケンサ内のカウンタを用いて条件分岐することも可能にするため、DBusからシーケンサへの経路を設けた。

5. SMハードウェアの内部構成

5.1 SMハードウェアの概略

SMハードウェアの内部構成図を図13に示す。3.1節で述べたように、SMハードウェアには同一クロックで独立に動作する2つのシーケンサがある。共有メモリはバンク分けされており(1バンク=64Kセル)、MAN側とLF側が同一バンクにアクセスを行わない限りは全く競合は起こらない。もし同一バンクに対してアクセス競合が生じた場合は、ハードウェアでそれを検出し、MAN側を1μステップ待たせる。

LFは自動インクリメント機能を持ち、WMRとMARは自動インクリメント・デクリメント機能を持つ。LM、ATT、VCM、RCMはすべて共有メモリ上に割り付けられるが、そのメモリ管理法としては、最初から各々に決められた領域を割り振っておく方法と、OSのように要求があった時点で逐一適当なブロックを割り付けて行く方法の2通りを考えており、どちらでも実現可能な構成になっている。SMLF、SMAN共に、シーケンサ内のカウンタを使用する場合を考慮し、IU同様バスからシーケンサへの経路を設けた。2つのALUともIUハードウェアと同じものを使用した。このALUは非常に多くの機能を持ち、レジスタファイルの容量も十分なため、外部には特にレジスタを設けなかった。




Fig.13 SM Block Diagram

5.2 SMLF側

SMLFは普段アイドルの状態であり、LFNBufからの割り込みを受け付けてLF処理を開始する。LFNBufには、IUの要求しているGIノードを指すポインタとそのタグが入る。タグ部はIU側と同じTagCheckerにより、リストか複合項かの判定に使われる。ポインタ(SMのアドレス)はLFR(Lazy Fetch Register)に入り、LFBUSに送出される。リスト、複合項いずれの場合でも次に読み出すべき共有メモリのアドレスは常にLFRに格納されているので、共有メモリの読み出しは1セル/1μステップで行える。LFの最中はIU側がアービタに要求を出し続けているので、SMLFからGIノードを返送する際、SMLFがアービタに要求を出す必要は無い。

5.3 SMMAN側

SMMAN側では、GIの格納、RC命令処理、EAのバッファリング、ガーベジコレクション(GC)を行う。SMMANは通常RC命令の処理を行っており、1ノード処理する度にFIFOにコマンドパケットが到着しているか否かをチェックする。もし到着していればコマンドパケットの処理を行い、そうでない時はRC命令の処理を続行する。IUはGI格納、RC更新、EA要求のコマンドを1つのパケットにまとめて、LFNを通してSMMANのFIFOに転送する。SMMANはパケットの中から個々のコマンドを取り出し、コマンドの種類を判定し、CIR(Command Instruction Register)に各コマンドの処理を行うマイクロルーチンの先頭番地をセットしジャンプする。

▷GIの格納

リストノードを格納する場合は、ただ単にLM上の指定されたアドレスにGIノードを格納し対応するRCMを更新すれば良い。複合項を格納する場合は、ATTに関してはリストノードと同様であるが、VCMに関しては適合するサイズの空きノードを自由リストから取り出して来て、そこに書き込みを行う。

▷RC命令

実行しなければならないRC命令は全てRCQ(Reference Count Queue)に格納する。従ってコマンドパケット中のRC命令は即座に処理されるのではなく、全て一旦RCQに格納されてから処理される。RCQはFIFOで管理されているので、零の伝搬はBreadth Firstに行われる。尚、RCQに対して同時に入力と出力を行うことはできない。

▷EAの管理

LMのEAとATTのEAはEAOB(Empty

Address Output Buffer)に蓄えられており、EAの要求があった時は即座に応答する。EAOBへのEAの補充は、GCの最中に適宜行われる。

▷GC

RCQからRC更新命令を1つ取り出し、対応するノードの参照カウンタを更新する。もし参照カウンタが零にならなければ何もせず、零になった場合は、そのノードに含まれるポインタを-1という更新値とともにRCQに挿入する。ゴミのノードは各々の自由リストに接続する。複合項をVCMに格納する際適当な大きさの領域が見つからない場合は、新しいVCMの領域を確保し、VCMのコピー・圧縮を開始する。以降は新VCMの方にGIを割り付ける。この時、旧VCMの内容全部を1度にコピー・圧縮するのではなく、RC更新命令の処理と共に、一定個数のノードを徐々にコピー・圧縮して行く。

5.4 その他

統計情報の記録等、様々な用途に使うためのメモリとしてWM(Working Memory)と、WM専用のインデックスレジスタとしてWMR(Working Memory Register)を設けた。また共有メモリのアクセスは連続した番地に対して行うことが多いので、自動インクリメント・デクリメント機能付きのレジスタMAR(Memory Address Register)を設けた。

6. 構造メモリ試作ハードウェアの特徴

以下に本シミュレータの特徴を列挙する。

▷LFを高速に行うハードウェアを持つ

UPで行われる単一化操作の速度が直接マシン性能に反映されるので、LFに関連した部分は全てハードウェア化し、できるだけ高速に実行するようにした。IU側においてはLFBTに連想メモリを用い、SM側ではLF専用のシーケンサを設けた。UPはLFNを通してDMAのようにSMをアクセスする方式をとり、アービタを20MHzのクロックで動作させ、高速なアービトレーションを実現した。

▷様々なアルゴリズムがテストできる

LF、GI格納、RC方式によるGC、SMのメモリ管理等について、できるだけ多くのハードウェアアルゴリズムをテストするには、ハードウェア自体が柔軟かつ多機能でなくてはならない。そのために、十分なレジスタファイルを含む多機能なALUやワーキングメモリを装備し、RCMを共有メモリ上に置き24ビットの幅を持たせ、マルチウェイジャンプ機能を取り入れた。

▷デバッグやデータ収集が容易である

作業時間を有効に使うためには、ハードウェアやソフトウェアのデバッグ機能が充実しており、データ収集の手間ができるだけ少ない方が望ましい。従ってホスト計算機からはWCS等も含む全てのハードウェア資源にアクセスできるようにし、ブレークポイントを設定するため、WCSのアドレスを監視できるようにした。これによりマイクロプログラムのロードやデバッグ、統計情報の収集が高速に行える。また連想メモリやALUの周辺にデバッグ用のレジスタをいくつか設け、LFNにテスト用パケットを送出できるようにした。

▷拡張可能である

これは様々なアルゴリズムが実現可能であることと多少関連するが、将来さらにPIEの試作を進めて行く上で、本ハードウェアが全体としても部分としても活用されることが望ましい。例えば、どんな大きなGIでも送受信・格納できるように、LFBを十分大きくとり、LFNにFIFOのfull/empty線を設けたので、現在とは異なるSMの使用法も考えられる。ネットワークステータスや送信相手ユニット番号に余裕を持たせ、SMの共有メモリボードが通常のメモリボードとしても使用できる。

7. おわりに

現在のSMが格納するのはGIであるが、将来は若干の機能追加でGI以外の構造データも格納し、集合演算、高階機能、ストリームによるプロセス間通信等の言語機能を支援することを考えている。また本試作機の高速度性は連想メモリに負う所も大きい。

本試作機は現在製作中であり、並行してマイクロプログラム等のソフトウェアも作成している。デバッグ終了後は種々のデータ収集を行い、構造データ共有方式の有効性を実証する。また構造データ共有方式が定義節に含まれるGIにも有効か否かの検討や、LFNのトラヒックに関するデータに基づくレベル1システムの最適IU台数の決定等も行う予定である。

謝辞

連想メモリチップを使用するに当たり、NTT厚木通信研究所集積回路応用研究室の小倉武氏他の皆様に御世話になり感謝致します。常日頃から熱心に討論し、貴重なコメントをして頂くPIE研究プロジェクト“SIGIE”のメンバー諸氏に感謝いたします。

< 文献 >

- [1] T. Moto-oka et al, "The Architecture of A Parallel Inference Engine - PIE -" FGCS'84, ICOT.
- [2] 平田他, "高並列推論エンジンPIEにおける構造データの効率的な処理方式について", 信学技報, EC83-38.
- [3] 平田他, "PIEにおける構造メモリの構成について", アーキテクチャワークショップインジヤパン'84, 情報処理学会.
- [4] 平田他, "PIEの構造メモリ試作ハードウェア~全体構成~", 第32回情処全大, 1R-1.
- [5] 猪股他, "PIEの構造メモリ試作ハードウェア~推論ユニット~", 第32回情処全大, 1R-2.
- [6] A. Goldberg and D. Robson, "Small talk-80: The Language and Its Implementation", Addison-Wesley, 1983.
- [7] 小倉他, "大容量連想メモリLSIの構成とその応用手法", 信学技報, CAS84-192.
- [8] L. P. Deutsch and D. G. Bobrow, "An Efficient, Incremental, Automatic Garbage Collector", CACM, 19, 9, (Sept. 1976).